日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 新品快遞 > Cadence和MIPS合作瞄準(zhǔn)32位核心芯片

          Cadence和MIPS合作瞄準(zhǔn)32位核心芯片

          作者:eaw 時(shí)間:2005-05-08 來(lái)源:eaw 收藏

          公司和MIPS公司宣布為 MIPS32 24K芯片的用戶提供優(yōu)化的MIPS- Encounter 參考方法。這種經(jīng)過(guò)優(yōu)化的數(shù)字IC設(shè)計(jì)平臺(tái)將SoC Encounter RTL-to-GDSII和Encounter RTL Compiler 綜合器相結(jié)合,支持0.13mm級(jí)的芯片設(shè)計(jì)。www.mips.com


          關(guān)鍵詞: Cadence

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉