瑞薩科技公司和Sarnoff Europe公司（它是由位于新澤西州普林斯頓的Sarnoff公司完全所有的子公司）宣布簽署協議，授權瑞薩科技公司使用Sarnoff公司的TakeCharge®*1技術，IC設計者可以使用這種技術設計片上靜電放電(ESD*2)保護電路。由于不用耗資、耗時進行新設計，使用這種受到高度評價的技術可以加速產品的上市時間；可以加速瑞薩科技公司采用硅－絕緣體（SOI）*3工藝的高級系統LSI器件的開發(fā)。

在制造過程中，印刷電路板和LSL器件之間可能產生靜電放電。在印刷電路板上積聚的靜電在LSL器件安裝過程中可能會放電，靜電放電可能在LSL器件內產生過量的電流，從而損壞其內部器件。防止這個問題的一種方法是使用特殊的電路來保護LSL器件的內部組件。在SOI器件中，晶體管在絕緣層的頂部形成。這使得此類器件更容易受到靜電放電的損壞，因此，采取有效的對策比以往顯得更為重要。

瑞薩科技在其塊硅*4CMOS產品中早就使用了專有的ESD保護技術。這些產品在市場上的可靠性聲譽很好。但是，隨著小型化的不斷發(fā)展，塊硅原料被SOL所取代，尤其是在65 nm工藝中更是如此。為加速采用最新技術的高級系統LSL器件的開發(fā)工作，在短期內開發(fā)可行的ESD保護技術已經成為非常迫切的任務。

來自Sarnoff Europe公司的TakeCharge® ESD保護技術可以在短期內實現最優(yōu)ESD 保護電路設計，從而可以在較短的時間內設計和開發(fā)新型LSL器件。另外，它可以在更小的表面區(qū)域上提供高級ESD保護，從而可以開發(fā)更小的芯片。最后，它具有很低的寄生電容，非常適合高速應用。

在這樣的背景下，瑞薩科技與Sarnoff Europe公司簽署協議，在瑞薩科技的SOL產品中使用TakeCharge® ESD保護技術，包括90nm和 65nm器件。通過使用TakeCharge®，瑞薩科技計劃為市場提供具有非常好ESD保護能力的優(yōu)化、小型SOL產品，同時縮短設計和開發(fā)所需的時間。

 “我們很感謝瑞薩科技選擇TakeCharge來協助其SOI芯片設計，” Sarnoff Europe公司的行政主管和ESD設計解決方案主管 Koen Verhaege先生說：“能有瑞薩科技這樣世界一流的公司作為我們的許可使用者，我們感到很自豪?！?

注釋:
1. TakeCharge®是Sarnoff Europe公司的注冊商標。

2. ESD (靜電放電)：在印刷電路板上安裝封裝器件過程中或與人體的接觸過程中的靜電放電，可以導致半導體器件中電路組件損壞等問題。因此有必要采取措施防止靜電放電。

3. SOI (硅－絕緣體技術)：在晶體管和硅襯底之間形成硅氧化物或類似絕緣層的一種結構。通過硅層防止電荷的保持，并改善了晶體管的電導率。因此，減小了功耗，并可以生產出適合高速數據傳輸應用的半導體芯片。

4. 塊硅 (或塊硅芯片)：這個術語被用來從SOI芯片中區(qū)分用于普通硅器件的單晶硅芯片。