當(dāng)設(shè)計穩(wěn)壓器電路的時候，設(shè)計師們經(jīng)常面臨需要計算穩(wěn)壓輸出電容的容差。對于固定的電壓穩(wěn)壓器，這個問題很容易解決，因為所需要的信息直接提供在半導(dǎo)體生產(chǎn)廠商的數(shù)據(jù)手冊中。

可調(diào)節(jié)穩(wěn)壓器的容差的計算要更加復(fù)雜一些，是因為外部反饋電阻網(wǎng)絡(luò)的引入，調(diào)整端電流的影響以及將這些條件綜合后計算輸出電壓容差估計值的難度。

傳統(tǒng)的“最壞情況”分析方法，盡管有效，但是會造成對整個容差不切實際和過分保守的估計，從而額外增加了不必要的電路成本。

現(xiàn)代微處理器電壓的降低進(jìn)一步增加了對克利用電壓容差的需求。同樣地，需要更詳細(xì)地理解容差問題。

在可調(diào)節(jié)穩(wěn)壓器中計算輸出電壓容差的方法