日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > EDA/PCB > 新品快遞 > Cadence新芯片集成解決方案改進Virtuoso平臺

          Cadence新芯片集成解決方案改進Virtuoso平臺

          作者:電子設(shè)計應(yīng)用 時間:2004-03-10 來源:電子設(shè)計應(yīng)用 收藏
          設(shè)計系統(tǒng)有限公司(紐約證券交易所代碼:CDN)今日宣布,他們結(jié)合最新版本的Virtuoso Chip Editor,推出了一種新的芯片集成流程,對原先Virtuoso

          關(guān)鍵詞: Cadence

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉