2．2 設計處理

　　原理圖或程序完成之后，選擇好器件并進行引腳定義，然后編譯優(yōu)化得到編程文件的界面如圖2所示。

　　2．3 設計檢查

　　編譯結束后，建立波形文件進行仿真，注意波形文件需要先保存，保存文件名和源文件一致才能進行仿真。結果如圖3所示。

　　仿真結果達到設計目的，符合設計要求。這時可以把編譯生成的*．pof文件下載到選定的器件使用。用以上方法實現(xiàn)的器件，修改起來非常方便，只需要修改程序重新編譯下載即可，任何類型的計數(shù)器都可以在可編程邏輯器件實現(xiàn)。

　　3 結 語

　　隨著電子技術的高速發(fā)展，CPLD和FPGA器件在集成度、功能和性能(速度及可靠性)方面已經能夠滿足大多數(shù)場合的使用要求。用CPLD，F(xiàn)PGA等大規(guī)模可編程邏輯器件取代傳統(tǒng)的標準集成電路、接口電路和專用集成電路已成為技術發(fā)展的必然趨勢。可編程邏輯器件是邏輯器件家族中發(fā)展最快的一類器件，它出現(xiàn)使得產品開發(fā)周期縮短、現(xiàn)場靈活性好、開發(fā)風險變小，隨著工藝、技術及市場的不斷發(fā)展，PLD產品的價格將越來越便宜、集成度越來越高、速度越來越快，再加上其設計開發(fā)采用符合國際標準的、功能強大的通用性EDA工具，可編程邏輯器件的應用前景將愈來愈廣闊。