日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于VHDL語言的99小時(shí)定時(shí)器設(shè)計(jì)及實(shí)現(xiàn)

          基于VHDL語言的99小時(shí)定時(shí)器設(shè)計(jì)及實(shí)現(xiàn)

          作者: 時(shí)間:2010-07-17 來源:網(wǎng)絡(luò) 收藏

            3.2 顯示模塊

            通過XUAN模塊可完成BCD碼的轉(zhuǎn)化,再經(jīng)DISP模塊譯碼.然后輸出給七段數(shù)碼管。

            (1)XUAN模塊

            XUAN可產(chǎn)生四位BCD碼輸入,并從sel端輸出。該模塊的管腳圖如圖5所示。其源程序代碼如下:

            (2)DISP模塊

            DISP模塊主要用于譯碼,可定義七段數(shù)碼管顯示的數(shù)字。其源程序如下:



          關(guān)鍵詞: FPGA VHDL 定時(shí)器 EP1C6Q240C8

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉