PXI總線是NI公司在計(jì)算機(jī)外設(shè)總線PCI的基礎(chǔ)上實(shí)現(xiàn)的新一代儀器總線，已經(jīng)成為業(yè)界開放式總線的標(biāo)準(zhǔn)，基于PXI總線的數(shù)字化儀模塊是現(xiàn)代測(cè)試系統(tǒng)中重要的一種數(shù)據(jù)記錄與處理設(shè)備。設(shè)計(jì)一個(gè)雙通道12 bit／250 MHz采樣頻率的高速數(shù)字化儀模塊，以高性能FPGA器件為核心，實(shí)現(xiàn)對(duì)高速A／D的控制以及高速數(shù)據(jù)處理和存儲(chǔ)，解決了長(zhǎng)時(shí)間高速記錄信號(hào)的測(cè)試難題。

　　1 系統(tǒng)工作原理

　　數(shù)字化儀模塊主要由前端信號(hào)調(diào)理通路、模數(shù)轉(zhuǎn)換電路、數(shù)據(jù)存儲(chǔ)單元、數(shù)據(jù)采集控制電路、PXI接口電路等部分組成，其原理框圖如圖l所示。

　　高速模擬信號(hào)首先經(jīng)過(guò)信號(hào)調(diào)理通路進(jìn)行放大、衰減等處理，將幅度調(diào)整到A／D轉(zhuǎn)換器允許輸入的電壓范圍內(nèi)，并轉(zhuǎn)化成LVDS格式的差分信號(hào)，然后送到A／D轉(zhuǎn)換器；FPGA芯片接收A／D輸出的高速數(shù)據(jù)流，經(jīng)過(guò)降速、抽取濾波等處理后，存儲(chǔ)到數(shù)據(jù)存儲(chǔ)單元SRAM中，并發(fā)出中斷信號(hào)，PXI主機(jī)響應(yīng)中斷后經(jīng)由FPGA將存儲(chǔ)在SRAM中的數(shù)據(jù)讀入主機(jī)內(nèi)存，完成后續(xù)的數(shù)據(jù)處理和顯示。PXI主機(jī)通過(guò)PXI總線發(fā)送控制命令，經(jīng)FPGA譯碼后實(shí)現(xiàn)對(duì)數(shù)據(jù)采集和調(diào)理通路控制。該數(shù)字化儀模塊為每個(gè)通道預(yù)留了4Mb的存儲(chǔ)容量，當(dāng)組成PXI測(cè)試系統(tǒng)時(shí)，可以將數(shù)據(jù)寫入計(jì)算機(jī)硬盤，實(shí)現(xiàn)更長(zhǎng)時(shí)間的記錄。兩個(gè)通道可以獨(dú)立工作，也可以相互關(guān)聯(lián)。采集方式可以有內(nèi)觸發(fā)、外觸發(fā)、軟件觸發(fā)、通道觸發(fā)等多種模式。