日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > FPGA電路動態(tài)老化技術(shù)研究

          FPGA電路動態(tài)老化技術(shù)研究

          作者: 時間:2011-03-31 來源:網(wǎng)絡(luò) 收藏
          電路加載配置過程的流程和原理進行研討,設(shè)計了 電路動態(tài)的試驗方法,并在工程實踐中得到了成功的實現(xiàn)和運用。

          雖然這里設(shè)計的電路和配置過程針對Xilinx 公司的Qpro Hi-Rel系列電路,但是對其他系列和其他公司的動態(tài)配置也有參考作用。本方法雖然實現(xiàn)了動態(tài)的目的,但還是存在著缺陷:現(xiàn)有電路的內(nèi)部門數(shù)已經(jīng)超過了100萬門,一般的配置程序只能占用FPGA 電路的部分內(nèi)部資源,并且用到的D 觸發(fā)器多了,則移位寄存器就少,通常是顧此失彼,因此要做到100%的動態(tài)試驗還存在著一定的困難。


          上一頁 1 2 下一頁

          關(guān)鍵詞: FPGA XQV100 Virtex 老化 xilinx

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉