日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA的氣溶膠粒徑信息存儲系統(tǒng)的設(shè)計與實現(xiàn)

          基于FPGA的氣溶膠粒徑信息存儲系統(tǒng)的設(shè)計與實現(xiàn)

          作者: 時間:2011-07-22 來源:網(wǎng)絡(luò) 收藏

          2 電路實現(xiàn)
          核心控制器選用ALTERA公司Cyclone Ⅱ系列EP2C8T144C8N芯片,配置芯片為EPCS4,開發(fā)環(huán)境為Quartus II,設(shè)計采用硬件編程語言VHDL。整個邏輯控制分為4個模塊進行設(shè)計,分別為時鐘分頻模塊(Freq)、粒子事件識別模塊(ShiBie)、飛行時間地址轉(zhuǎn)換模塊(T-Address)和雙端口RAM的存儲控制模塊(SRAMCtrl)。頂層電路的設(shè)計如圖5所示。

          基于FPGA的氣溶膠粒徑信息存儲系統(tǒng)的設(shè)計與實現(xiàn)

           時鐘分頻模塊(Freq):時鐘輸入clk為50 MHz的有源晶振提供,經(jīng)分頻轉(zhuǎn)化合適時鐘clock供給存儲控制模塊使用。
           粒子事件識別模塊:在GATE為有效電平期間,對DIFF信號計數(shù),識別出事件1、事件2和事件3。
           飛行時間地址轉(zhuǎn)換模塊:ECL-TTL高速計數(shù)器的最高位T[12]位為1時,飛行時間為4 096 ns,被認(rèn)為是超大粒子,超出儀器的測量范圍,該信號是以O(shè)RR作為飛行時間地址轉(zhuǎn)換模塊的一個輸入信號,用于識別事件4。該模塊在識別出事件1、事件2、事件3和事件4之后轉(zhuǎn)換成相應(yīng)的地址,其中事件2為有效粒子情況,識別為該事件時,將不同飛行時間T[11..0]輸入轉(zhuǎn)換成不同的存儲器地址信號輸出,識別為事件1、事件3和事件4時為少數(shù)粒子的干擾情況,分別產(chǎn)生一固定的存儲器地址信號輸出。
          雙端口RAM的存儲控制模塊:該模塊的主要功能是完成對內(nèi)存RAM的控制[6-10]。由于兩粒子之間的時間間隔很短(GATE為低電平期間),在納秒量級,在如此短的時間內(nèi)完成內(nèi)存的讀寫控制以及復(fù)位等,是存儲器設(shè)計的一個難點。CYPRESS公司研制的64 K×16位高速低功耗CMOS型靜態(tài)雙口RAM芯片CY7C028可以滿足存儲設(shè)計的要求,一方面其存儲器的最大訪問時間12/15/20 ns,另一方面由于其容量高達64 KB,可以滿足存儲具有32 768種電子學(xué)特征信號的粒子信息,同時數(shù)據(jù)總線寬度為16位,故每一內(nèi)存單元可以記錄的同一特征粒子數(shù)高達65 535個。而且配有雙端口,可以不必修改已設(shè)計完成的單片機端而擴展存儲器訪問控制功能,縮短開發(fā)周期[11]。出于儀器開發(fā)成本的考慮,下一目標(biāo)是在內(nèi)部實現(xiàn)雙口RAM的功能,節(jié)省硬件雙口RAM成本消耗。目前,為縮短開發(fā)周期,使用外部雙口RAM,在內(nèi)部采用狀態(tài)機進行內(nèi)存的訪問控制。雙口RAM訪問控制時,首先要注意最重要的問題是RAM兩端的控制器同時訪問同一內(nèi)存單元而產(chǎn)生的競爭問題,其次就是要注意由于FPGA端與RAM連接的數(shù)據(jù)總線是雙向的,在空閑和讀取之前要注意賦值為高阻態(tài)。整個系統(tǒng)設(shè)計的流程如圖6所示。

          基于FPGA的氣溶膠粒徑信息存儲系統(tǒng)的設(shè)計與實現(xiàn)

          Quartus II仿真波形結(jié)果如圖7所示。

          基于FPGA的氣溶膠粒徑信息存儲系統(tǒng)的設(shè)計與實現(xiàn)

          在GATE信號為高電平期間對DIFF信號進行計數(shù),如果DIFF脈沖數(shù)為2,粒子識別為事件2,便在DATE信號的下降沿鎖存飛行時間T,由T-Address模塊將其轉(zhuǎn)換成地址信號的輸出ADDR(如圖7中的192和512),然后由存儲控制模塊完成讀寫控制后,發(fā)出復(fù)位信號對時間T進行清零,從而完成一次操作。如果GATE為高電平時,DIFF脈沖的個數(shù)為1或者3時,分別產(chǎn)生一固定地址輸出。如圖7中所示,DIFF為3時,地址固定輸出為1 023,盡管T值為384,DIFF為1時同理。可見,仿真波形結(jié)果與實際設(shè)計要求結(jié)果一致。


          3 實驗結(jié)果分析
          目前,該存儲系統(tǒng)已運行于本研究所自行研發(fā)的空氣動力學(xué)粒譜儀中。圖8給出了實測的顆粒物飛行時間譜分布結(jié)果,測量時間為2010年6月18日,地點為安徽省合肥市科學(xué)島中科院安徽光機所大樓室內(nèi),圖中橫坐標(biāo)代表粒子的飛行時間,單位為納秒(ns),縱坐標(biāo)代表各個不同飛行時間對應(yīng)的粒子數(shù),單位為個(pt)。其中,采樣氣流1 L/min(總氣流51 L/min,殼氣流41 L/min),采樣時間為30 s,將各個飛行時間粒子的粒子數(shù)相加求和得粒子總數(shù)為233 047個。圖中,實測粒子飛行時間譜的分布符合大氣氣溶膠常規(guī)分布這一特征,即氣溶膠粒子粒徑分布不完全是正態(tài)分布,而只是接近正態(tài)分布的特征[4]。

          基于FPGA的氣溶膠粒徑信息存儲系統(tǒng)的設(shè)計與實現(xiàn)


          針對空氣動力學(xué)粒譜儀系統(tǒng)研制的需要,采用電子學(xué)多道存儲技術(shù)設(shè)計了一種基于核心控制器FPGA和雙口RAM的高速大容量存儲系統(tǒng),實現(xiàn)了對氣溶膠粒子的識別和信息的分類計數(shù)、存儲,存儲容量高達32 768道,每道計數(shù)深度達65 535個(16 bit),完全滿足氣溶膠粒子的特征和個數(shù)要求。FPGA時鐘頻率高達50 MHz,完全能夠?qū)崿F(xiàn)對大量粒子的快速識別和飛行時間在納秒級的地址轉(zhuǎn)換存儲,另外FPGA采用內(nèi)部硬件電路完成邏輯控制,所以工作穩(wěn)定可靠,且功耗低。經(jīng)過實際運行驗證,該存儲系統(tǒng)完全滿足儀器連續(xù)、實時、在線監(jiān)測的要求,工作穩(wěn)定可靠,實現(xiàn)了對氣溶膠粒徑測量,廣泛應(yīng)用于環(huán)境空氣質(zhì)量監(jiān)測、潔凈室檢測、氣溶膠特性研究及對大氣傳輸特性的研究等領(lǐng)域。


          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉