1 引 言

　　I2C總線是由Philips公司開發(fā)的2線式串行總線，由于其簡單、高效、互聯(lián)成本小而被廣泛地用于微控制器與外圍設備的連接。AT91SAM7X256是Atmel公司于2005年推出的基于ARM7的工業(yè)級芯片，他以體積小、功耗低、連接方式廣泛、處理資源豐富、控制靈活等特點受到嵌入式領域開發(fā)人員的重視。本文介紹AT91SAM7X256的I2C控制器TWI接口(two-wired interface)的使用方法，并以I2C設備E2PROM和日歷時鐘芯片為例，實現(xiàn)AT91SAM7X256對時間數(shù)據(jù)的讀取與存儲。同時，為了驗證時間數(shù)據(jù)的讀取與存儲是否正確，使用AT91SAM7X256的在線仿真器J-LINK將E2PROM中的數(shù)據(jù)讀至內(nèi)存進行檢查。

2 硬件設計

2.1 硬件模塊結構

　　電路的硬件模塊結構如圖1所示。

　　AT91SAM7X256的TWI接口由一根時鐘線TWCK和一根數(shù)據(jù)線TWD組成，產(chǎn)生的信號時序符合I2C總線規(guī)范；PCF8563是Philips公司推出的一款內(nèi)含I2C總線接口功能的工業(yè)級時鐘芯片；AT24C08是Atmel公司推出的符合I2C規(guī)約的兩線串口E2PROM。AT91SAM7X256的TWCK和TWD分別與芯片PCF8563和AT24C08的SCL與SDA相連，CPU通過TWI接口將時間數(shù)據(jù)讀出并存儲。為了保證CPU不沖突的訪問PCF8563和AT24C08，本文將AT24C08的A2管腳接高電平。由于I2C總線空閑時為高電平，所以為實現(xiàn)“線與”功能，總線上連接的設備均是集電極開路的，因此總線需外接上拉電阻R。AT91SAM7X256的TWI有主從2種工作模式，本文中AT91SAM7X256作為控制方，應工作于主模式。

2.2 AT91SAM7X256的TWI接口

　　AT91SAM7X256的TWD和TWCK管腳與設備的I／O管腳復用，同時AT91SAM7X256采用單獨控制功能單元的省電方案，電源管理單元PMC控制各功能單元的時鐘是否工作，所以要使用TWI接口，需要首先配置TWD和TWCK為外設連線和開路狀態(tài)，其次配置PMC使TWI時鐘處于工作狀態(tài)。

　　TWI接口可提供高達400 kb／s的傳輸速率，為使得數(shù)據(jù)的傳輸速率面向不同應用，可以通過配置時鐘脈沖發(fā)生器的控制寄存器TWI_CWEG調(diào)整TWCK的信號頻率。

　　TWI接口產(chǎn)生的信號時序符合I2C總線規(guī)范，當讀／寫1個字節(jié)數(shù)據(jù)時，主設備需提供從設備的設備地址、內(nèi)部地址、讀寫控制以及起始標志和停止標志。在數(shù)據(jù)的收發(fā)過程中，主要使用控制寄存器TWI_CR、主模式寄存器TWI_MMR、內(nèi)部地址寄存器TWI_IADR、狀態(tài)寄存器TWI_SR、傳輸保持寄存器TWI_THR和接收保持寄存器TWI_RHR。從設備地址在TWI_MMR中設置，從設備的內(nèi)部地址在TWI_IADR中設置；在TWI_CR中設置是否發(fā)送起始信號和停止信號；NAK(無應答)、OVER(運行錯誤)、TXRDY(發(fā)送準備好)、RXRDY(接收準備好)、TX-COMP(傳輸完成)等狀態(tài)位通過查詢WI_SR得到。

　　寫數(shù)據(jù)的過程包括：當TWI_THR寫入數(shù)據(jù)后，CPU產(chǎn)生起始信號啟動傳輸，TWI_THR中的數(shù)據(jù)經(jīng)過并串轉(zhuǎn)換后由TWD傳輸出去，當CPU收到從設備的應答信號后，TWI_SR的TXRDY將自動置“1”，說明數(shù)據(jù)已寫入從設備。讀數(shù)據(jù)的過程包括：CPU發(fā)出起始信號后，若TWI_SR的RXRDY位為“1”，則說明TWI_RHR中有數(shù)據(jù)等待接收，當TWI_RHR中的數(shù)據(jù)被讀出后，則RXRDY自動置為“0”。當讀／寫數(shù)據(jù)完畢后，CPU將產(chǎn)生一個停止信號結束傳輸，TWI_SR的TXCOMP將自動置“1”。

2.3 PCF8563日歷時鐘芯片的使用方法

　　按I2C協(xié)議規(guī)約，PCF8563具有惟一的設備地址0A2H。本文重點研究PCF8563時、分、秒數(shù)據(jù)的讀取方法，在此用到的內(nèi)部寄存器包括控制／狀態(tài)寄存器1(地址為00H)、秒寄存器(地址為02H)、分寄存器(地址為03H)、小時寄存器(地址為04H)。由于寄存器中以BCD格式存儲時、分、秒數(shù)據(jù)，所以各時間時間寄存器的高位無效。

　　為使PCF8563工作于普通模式，需要將控制／狀態(tài)寄存器1置為00H，同時為了存儲正確的時間數(shù)據(jù)，需要將讀到的數(shù)據(jù)中無效的高位進行屏蔽。若需要校對時間，只需對時、分、秒寄存器進行寫操作即可。

2.4 AT24C08的使用方法

　　AT24C08是容量為8192 b(1024 B)的E2PROM。AT24C08內(nèi)部分為4頁，每一頁有256字節(jié)單元，所以若要訪問某個單元則需要10位進行尋址，其中最高兩位是頁地址，低8位是頁內(nèi)地址。設備地址的定義如圖2所示，其中P1P0對應頁地址，管腳A2可為AT24C08設定兩組設備地址。當A2為低電平時，4頁的設備地址分別為0A0H，0A2H，0A4H，0A6H；當A2為高電平時；反之為0A8H，0AAH，0ACH，0AEH。因此，為了避免AT24C08與PCF8563的設備地址沖突，需將A2連接高電平。

　　AT24C08的寫操作支持“字節(jié)寫”和“頁面寫”兩種方式?！白止?jié)寫”方式中每寫一個字節(jié)均需主設備提供起始信號、設備地址、內(nèi)部地址以及停止信號；“頁面寫”方式即連續(xù)寫數(shù)據(jù)，需主設備提供起始標志、設備地址以及內(nèi)部地址，數(shù)據(jù)全部寫完后再發(fā)送停止標志。

　　AT24C08的讀操作支持“當前地址讀”、“隨機讀”和“順序讀”3種方式?！爱斍暗刂纷x”表示從當前內(nèi)部地址單元讀出1個字節(jié)，所以主設備僅需提供起始信號、設備地址和停止信號；“隨機讀”表示從任意內(nèi)部地址單元讀出1個字節(jié)，所以主設備需要先提供1次起始信號、設備地址、寫操作、設備內(nèi)部地址和停止信號，設定設備的內(nèi)部地址，之后再按“當前地址讀”方式讀數(shù)據(jù)即可；“順序讀”表示從當前地址開始連續(xù)讀多個字節(jié)，所以主設備需提供起始信號、設備地址、讀操作，數(shù)據(jù)全部讀完后再發(fā)送停止信號。

　　為了快速讀寫數(shù)據(jù)，本文采用頁面寫的方式將數(shù)據(jù)寫入AT24C08；采用“隨機讀”和“順序讀”相結合的方式讀取AT24C08數(shù)據(jù)。

3 軟件設計

3.1 TWI初始化程序的設計

　　根據(jù)TWI的功能特點，TWI初始化的初始化包括以下4步：

　　(1)配置PIO控制器使復用管腳驅(qū)動TWI信號；

　　(2)配置PMC使TWI時鐘處于工作狀態(tài)；

　　(3)配置TWI為主工作模式。本文CPU為主設備，日歷和存儲芯片為從設備；

　　(4)設置數(shù)據(jù)傳輸速率，配置TWI時鐘波形發(fā)生器寄存器。

3.2 PCF8563驅(qū)動程序的設計

　　為了控制PCF8563的工作方式，需要對其寫入控制字；為了得到PCF8563輸出的時間信息，需要對其進行讀操作，讀／寫數(shù)據(jù)的流程如圖3所示。

　　本文設計編寫如下讀函數(shù)和寫函數(shù)：

　　其中，pTwi是結構體指針，指向的結構體中存放TWI的寄存器，通過pTwi即可訪問各TWI寄存器；address表示設備地址；im_address表示設備內(nèi)部地址；data代表讀寫數(shù)據(jù)的變量指針。

　　因此，若使PCF8563工作于普通模式，并讀“時”數(shù)據(jù)，可用以下代碼實現(xiàn)：

3.3 AT24C08驅(qū)動程序的設計

　　由于AT24C08由4個具有不同設備地址的頁組成，且采用連續(xù)讀寫數(shù)據(jù)的操作方式，所以AT24C08的讀寫與PCF8563讀寫有以下幾點區(qū)別。

　　(1)先設置TWI_CR的起始標志，之后通過TWI_RHR和TWI_THR讀／寫TWI接口的數(shù)據(jù)；發(fā)送最后一個數(shù)據(jù)之前，再設置TWI_CR的停止標志。

　　(2)對于多字節(jié)數(shù)據(jù)的讀寫，全部數(shù)據(jù)若沒有傳輸完畢，便不發(fā)送停止信號，所以需通過判斷TWI_SR寄存器中的TXRDY和RXRDY決定是否讀TWI_RHR和寫TWI_THR，而將是否出現(xiàn)停止信號作為是否停止發(fā)送和接收的判斷依據(jù)。

　　(3)由于數(shù)據(jù)量和起始單元均是隨機的，所以有可能出現(xiàn)一頁寫不下的情況，因此針對給定的數(shù)據(jù)量和起始單元參數(shù)需要計算出共需幾頁，以便在進行頁面切換時更換設備地址。

　　本文設計編寫了如下讀函數(shù)和寫函數(shù)。

　　其中，nb為讀／寫的字節(jié)數(shù)，data表示存放讀寫數(shù)據(jù)數(shù)組變量的首指針。

3.4 軟件的調(diào)試與運行

　　本文采用IAR開發(fā)環(huán)境和J-LINK仿真器進行軟件的在線調(diào)試和加載運行。調(diào)用函數(shù)完成以下程序設計：首先從PCF8563連續(xù)讀出若干數(shù)據(jù)并寫入AT24C08；其次，將AT24C08中的數(shù)據(jù)讀至數(shù)組變量中。在程序中的讀完AT24C08數(shù)據(jù)后設置斷點，觀測數(shù)組中存放的數(shù)據(jù)，從而驗證驅(qū)動程序的正確性。

4 結 語

　　本文介紹了PCF8563和AT24C08的使用方法，通過分析基于ARM核的AT91SAM7X256的TWI接口控制方法，設計PCF8563和AT24C08的驅(qū)動程序，實現(xiàn)時鐘數(shù)據(jù)的讀取和存儲。

　　本文設計的驅(qū)動模塊已成功地用于智能煤礦分站實驗系統(tǒng)中，完成了歷史時間數(shù)據(jù)的記錄功能，同時本文為ARM控制多個I2C設備提供了可以借鑒的方法。