表4 IE寄存器

EA：中斷允許總控制位。EA=0，禁止所有中斷；EA=1，開放所有中斷，但是否允許各中斷源的中斷請(qǐng)求，還要取決于各中斷源的中斷允許控制位的狀態(tài)。這點(diǎn)要注意，初學(xué)者往往容易忘了開放所有中斷，從而導(dǎo)致沒法進(jìn)入中斷源。

ET2 ：時(shí)器/ 計(jì)數(shù)器T2 的中斷允許位。

ES ：串行口的中斷允許位。

ET1 ：定時(shí)器/ 計(jì)數(shù)器T1 的中斷允許位。

EX1 ：外部中斷1（INT1） 的中斷允許位。

ET0 ：定時(shí)器/ 計(jì)數(shù)器T0 的中斷允許位。

EX0 ：外部中斷0（INT0） 的中斷允許位。

以上7 個(gè)中斷允許控制位為0 時(shí)，禁止中斷，為1 時(shí)允許中斷。

表5 IP寄存器

PT2 ：定時(shí)器/ 計(jì)數(shù)器T1 中斷優(yōu)先級(jí)控制位。

PS ：串行口中斷優(yōu)先級(jí)控制位。

PT1 ：定時(shí)器/ 計(jì)數(shù)器T1 中斷優(yōu)先級(jí)控制位。

PX1 ：外部中斷1 優(yōu)先級(jí)控制位。

PT0 ：定時(shí)器/ 計(jì)數(shù)器T0 中斷控制位。

PX0 ：外部中斷0 中斷優(yōu)先級(jí)控制位。

以上6 個(gè)中斷優(yōu)先級(jí)控制位分別為“0”時(shí)為低級(jí)中斷，為“1”時(shí)為高級(jí)中斷。如果幾個(gè)同一優(yōu)先級(jí)的中斷源同時(shí)向CPU 申請(qǐng)中斷，CPU 通過內(nèi)部順序查詢邏輯電路，按自然優(yōu)先級(jí)順序確定該響應(yīng)哪個(gè)中斷請(qǐng)求。自然優(yōu)先級(jí)由硬件形成，其優(yōu)先級(jí)別從高到底為外部中斷0、定時(shí)器/ 計(jì)數(shù)器T0、外部中斷1、定時(shí)器/ 計(jì)數(shù)器T1、串行口中斷、定時(shí)器/ 計(jì)數(shù)器T2。

至此，對(duì)定時(shí)器控制相關(guān)的重要寄存器都介紹完畢了，接下來通過編寫程序來進(jìn)行驗(yàn)證實(shí)踐。

二、電路詳解

此講采用和上講一樣的電路，在此不做贅述（見圖1）。

圖1 定時(shí)器應(yīng)用實(shí)驗(yàn)電路圖