3.1 調(diào)制解調(diào)電路設(shè)計(jì)

　　429信號進(jìn)入接口板后，首先要把429信號轉(zhuǎn)換為數(shù)字電路可以識別的TTL電平。這里采用HOLT公司的HI-8482實(shí)現(xiàn)信號的解調(diào)，將標(biāo)準(zhǔn)的429總線信號轉(zhuǎn)換成5V TTL數(shù)字信號。為了降低干擾，在429總線信號的四個輸入管腳分別接入39pF的高精度軍品電容;采用HOLT公司的HI-8585芯片實(shí)現(xiàn)信號的調(diào)制，將TTL數(shù)字電平轉(zhuǎn)換為標(biāo)準(zhǔn)的429信號。

　　3.2 FPGA內(nèi)部邏輯設(shè)計(jì)

　　按照429信號的編碼格式、特點(diǎn)、傳輸規(guī)則以及協(xié)議要求，選用一片ALTERA公司的ACEX1K型的FPGA發(fā)送和接收四路數(shù)據(jù)。每一路分為接收部分和發(fā)送部分。

　　接收部分的主要作用是通過串/并轉(zhuǎn)換將串行數(shù)據(jù)轉(zhuǎn)換為32位并行數(shù)據(jù)，并對收到的數(shù)據(jù)自動實(shí)行差錯控制。對于字間隔、位間隔出錯等錯誤能進(jìn)行自動檢測，若無錯誤，則將數(shù)據(jù)分兩次送至DSP的16位數(shù)據(jù)總線上，以供讀取。接收模塊結(jié)構(gòu)框圖如圖3所示。

　　圖3 接收模塊結(jié)構(gòu)框圖