硬件：RA2E1 開發(fā)板

軟件：e2studio Version: 2024-10 (24.10.0)

調(diào)試器：J-link V9

今天和大家分享使用瑞薩的開發(fā)板實現(xiàn)位移傳感器的采集方案；

簡單和大家分享一下瑞薩RA2E1 的ADC 知識。

1 ADC的基本知識如下所示：

ADC，全稱為模擬- 數(shù)字轉(zhuǎn)換器（Analog-to-Digital Converter），是一種電子設(shè)備，其主要功能是將連續(xù)的模擬信號轉(zhuǎn)換為離散的數(shù)字信號。舉例來說，我們?nèi)粘Ｉ钪械臏囟?、壓力和聲音等模擬信號，可以通過ADC 轉(zhuǎn)換為單片機能夠處理的數(shù)字信號。

2 瑞薩RA2E1 ADC簡單描述

AD 的特征如下：2個ADC轉(zhuǎn)換單元。

支持高達26 個通道。其中有三組通道（AN000& AN100、AN001&AN101和AN002&AN102）分別共用相同的引腳，因此通道AN000和AN100不可同時使用，AN001和AN101. AN002和AN102這兩組也同理。

支持內(nèi)部溫度傳感器，可以檢測芯片運行溫度；支持測量內(nèi)部參考電壓。

逐次逼近型ADC，支持的分辨率：12-bit，10-bit.8-bit。

轉(zhuǎn)換時間很短：0.4 μs/ 每通道（這是在使用12-bit ADC、時鐘PCLKC（ADCLK）等于50 MHz 的條件下）。PCLKA 是RA2E1 的ADC 外設(shè)模塊的時鐘，用于驅(qū)動外設(shè)模塊的工作；而PCLKC（ADCLK）是用于A/D轉(zhuǎn)換的時鐘，它們的頻率需要保持一定的比例。

PCLKA 與PCLKC（ADCLK）的時鐘頻率比可以設(shè)置為：1:1，2:1，4:1，8:1，1:2，1:4。

可啟用的A/D 數(shù)據(jù)存儲緩沖區(qū)是一個環(huán)形緩沖區(qū)，由16個緩沖組成，用于順序存儲AD轉(zhuǎn)換后的數(shù)據(jù)。

3   ADC的系統(tǒng)框圖如下：

ADC0的參考電壓為VREFH0 和VREFL0、輸人電壓范圍為：VREFLO ≤ VINSVREFH0;

ADC的模擬輸入通道：

ANOxx是ADC0的模擬輸入通道（xx為通道號）；

可選通道如下所示：

觸發(fā)來源：

中斷請求信號

事件輸出到ELC信號

同步觸發(fā)信號

異步觸發(fā)信號

4   任務(wù)創(chuàng)建過程

4.1 增加ADC通道

4.2 配置ADC的通道屬性

5   任務(wù)編寫：

5.1 程序流程圖如下所示：

5.2 ADC初始化函數(shù)如下

5.3 ADC讀取函數(shù)如下：

5.4 主程序執(zhí)行如下：

（本文來源于《EEPW》202504）