摘要：

●   新思科技AI驅(qū)動的設計解決方案可實現(xiàn)電路優(yōu)化，在提高設計質(zhì)量的同時，節(jié)省數(shù)周的手動迭代時間。

●   新思科技可互操作工藝設計套件（iPDK）適用于臺積公司所有FinFET先進工藝節(jié)點，助力開發(fā)者快速上手模擬設計。

●   新思科技攜手Ansys 和 Keysight 共同推出全新射頻設計參考流程，能夠為現(xiàn)代射頻集成電路設計提供完整解決方案。

新思科技（Synopsys, Inc.）近日宣布，其模擬設計遷移流程已應用于臺積公司N4P、N3E 和 N2 在內(nèi)的多項先進工藝。作為新思科技定制設計系列產(chǎn)品的一部分，新思科技模擬設計遷移流程包括了基于機器學習的原理圖和基于模板的版圖遷移解決方案，能夠加速整體模擬設計遷移任務。在該設計遷移解決方案中，集成了寄生參數(shù)感知且由AI驅(qū)動的優(yōu)化技術(shù)將為模擬設計調(diào)優(yōu)過程減少常見的手動迭代工作，并滿足設計規(guī)格需求。開發(fā)者可以采用該流程在全新工藝節(jié)點上優(yōu)化其設計，并節(jié)省數(shù)周的工程時間和精力。

臺積公司設計基礎(chǔ)設施管理部負責人Dan Kochpatcharin表示：“臺積公司全球領(lǐng)先的先進工藝技術(shù)在性能和功耗上具有卓越優(yōu)勢，能夠幫助開發(fā)者實現(xiàn)芯片創(chuàng)新，滿足當前智能、互聯(lián)和計算密集型應用的極高需求。我們與新思科技的長期合作，將繼續(xù)幫我們的共同客戶將現(xiàn)有模擬設計遷移至臺積公司下一代工藝節(jié)點，從而提高生產(chǎn)效率并縮短上市時間。”

新思科技EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁Sanjay Bali表示：“在更復雜的芯片、更有限的工程資源以及更緊迫的交付時間要求下，企業(yè)正采用AI驅(qū)動的解決方案以實現(xiàn)更高的設計質(zhì)量（QOR）和結(jié)果完成時間（TTR）。我們與臺積公司合作開發(fā)了適用于臺積公司 N4P、N3E 和 N2 工藝的模擬設計遷移流程，助力我們的共同客戶能夠?qū)崿F(xiàn)工藝節(jié)點間的高效設計遷移并大幅提高設計生產(chǎn)率。”

實現(xiàn)模擬和IP設計的高效遷移 

新思科技已經(jīng)連續(xù)多年被評為“臺積公司OIP年度合作伙伴”，其中一項突出成果是經(jīng)認證的新思科技定制設計系列產(chǎn)品。該系列產(chǎn)品提供基于機器學習的原理圖和基于模板的版圖遷移功能，可在臺積公司先進工藝節(jié)點上遷移模擬設計時高效復用現(xiàn)有IP。該模擬設計遷移流程的關(guān)鍵組件包括新思科技Custom Compiler 設計和版圖解決方案、新思科技PrimeWave?設計環(huán)境和新思科技PrimeSim?電路仿真解決方案，這些解決方案適用于臺積公司所有的先進FinFET工藝，并在SPICE、FastSPICE和混合信號仿真方面具有顯著的性能優(yōu)勢。

加速早期設計啟動

針對臺積公司 N4P、N3E 和 N2 工藝優(yōu)化的可互操作工藝設計工具包（iPDK） 推出后，開發(fā)者可以更早地啟動他們的項目，大幅提升設計效率。雙方的共同客戶采用 iPDK后，可以在其設計流程中使用全球領(lǐng)先的設計工具，以簡化開發(fā)流程并縮短設計周轉(zhuǎn)時間（TAT）。此外，新思科技攜手Ansys、是德科技（Keysight）共同推出面向臺積公司 N4P 射頻 FinFET 工藝的射頻集成電路參考流程，助力合作伙伴加速射頻設計。這一開放式射頻設計流程能夠幫助射頻 SoC 開發(fā)者兼顧性能、功耗效率和產(chǎn)品上市時間的要求。