富昌電子（Future Electronics）一直致力于以專業(yè)的技術服務，為客戶打造個性化的解決方案，并縮短產(chǎn)品設計周期。在第三代半導體的實際應用領域，富昌電子結合自身的技術積累和項目經(jīng)驗，落筆于SiC相關設計的系列文章。希望以此給到大家一定的設計參考，并期待與您進一步的交流。

前兩篇文章我們分別探討了SiC MOSFET的驅動電壓，以及SiC器件驅動設計中的寄生導通問題。本文作為系列文章的第三篇，會從SiC MOS寄生電容損耗與傳統(tǒng)Si MOS作比較，給出分析和計算過程，供設計工程師在選擇功率開關器件時參考！

電力電子行業(yè)功率器件的不斷發(fā)展，第三代半導體（SiC，GaN）代替硅半導體已經(jīng)是大勢所趨。

由于Si MOSFET其輸入阻抗高，隨著反向耐壓的提高，通態(tài)電阻也急劇上升，從而限制了在高壓大電流場合的應用。為了進一步提高開關電源的效率，迫切需要一種能承受足夠高耐壓和極快開關速度，且具有很低導通電阻和寄生電容的功率半導體器件。

SiC MOSFET有極其低的導通電阻RDS（ON），導致了極其優(yōu)越的正向壓降和導通損耗, 并且具有相當?shù)偷臇艠O電荷和非常低的漏電流，能適合超快的開關速度，更適合高電壓大電流高功率密度的應用環(huán)境。

我們都知道開關電源的頻率越高，每秒開關管改變狀態(tài)的次數(shù)就越多，開關損耗和與開關頻率成正比。

富昌電子在長期的電源電路研究中發(fā)現(xiàn)：開關電源中所有與開關頻率有關的損耗，最顯著的往往是開關管自身產(chǎn)生的損耗。

本文從MOSFET的寄生電容的角度，結合BOOST PFC電路對Si MOSFET和SiC MOSFET展開討論。

對于功率MOSFET寄生電容,在開關轉換的階段，MOSFET柵極表現(xiàn)為一個簡單的輸入電容。通過驅動電阻 充電或放電。實際上，柵極對漏極和原極之間發(fā)生的事情“漠不關心”。功率MOSFET可等效為下圖：

從驅動信號角度去觀察柵極，有效輸入充電電容Cg是Cgs與Cgd并聯(lián)：

因此，柵極電容充放電循環(huán)的時間常數(shù)為：

從這個公式來看，似乎暗示著MOSFET導通和關斷時的驅動電阻是一樣，實際上兩者有比較大的差別，那是因為，我們希望導通時的速率稍慢，而關斷時的速率稍快的原因。

MOSFET的寄生電容在交流系統(tǒng)中的表示方法為：有效輸入電容Ciss，輸出電容Coss，反向傳輸電容Crss. 它們都與MOSFET寄生電容有關：

通常也會寫成：

為了在同條件下比較Si MOSFET 和 SiC MOSFET的寄生結電容對高頻電源效率的影響。我們用全電壓輸入，輸出500w，工作頻率75kHz的PFC電路來做比較，選擇onsemi, SI MOSFET FQA6N90C  和 SiC MOSFET NTHL060N090SC1來完成該對比。

富昌電子在研究過程中了解到，輸出功率達到500W，Si MOSFET 需要兩個MOS 并聯(lián)才能滿足設計要求，本文中我們暫且忽略這個差別，先從單個的SI MOSFET和SiC MOSFET來做比較。

靜態(tài)寄生參數(shù)對比：

FQA6N90C (SI MOSFET)

NTHL060N090SC1（SiC MOSFET）：

在實際MOSFET 工作過程中的電壓和電流波形如下：

MOSFET的導通過程中的驅動損耗在 t1+ t2+ t3 +t4時間內(nèi)產(chǎn)生，而交叉時間僅為：t2+ t3，關斷過程中的驅動損耗在 t6+ t7+ t8 +t9時間內(nèi)產(chǎn)生，而交叉時間僅為：t7+ t8 。

假設MOSFET門極的驅動電阻為10歐姆，關斷電阻為5歐姆，可得FQA6N90C時間常數(shù)Tg：

導通過程T2的周期時間為：

導通過程T3的周期時間為：

因此導通過程中的交叉時間為：

導通過程的交叉損耗為:

同理關斷過程交叉損耗為：

總的交叉損耗為:

寄生電容C_ds，因為它不和柵極相連，因此不影響到MOSFET導通過程中的V-I交叉損耗。但是，該電容在MOSFET關斷時充電，在MOSFET導通時把儲能全部傾瀉到MOSFET中。因此在計算MOSFET的損耗時，該電容不能忽略，特別在離線式的AC-DC的電源中，該寄生電容嚴重影響到電源的效率。在低壓輸入的電源中，該電容對效率的影響表現(xiàn)的不是很明顯。

可得FQA6N90C寄生電容總損耗為：

相同的計算過程可得，NTHL060N090SC1 SIC MOSFET寄生電容總損耗為：

富昌電子研究結論：在同樣輸入和輸出的電參數(shù)，封裝幾乎相同的條件下，比較Si Mosfet和SiC Mosfet寄生電容帶來的損耗可知，SiC節(jié)省了60%的寄生損耗。如果采取兩顆Si MOFET并聯(lián)，達到輸出500W PFC的設計目的，Si MOFET寄生電容的損耗是SiC的3.07倍。

總結

本文針對MOS的寄生電容做出了分析，并選用onsemi同等功率的SiC與SiMOST進行了設計比較。這部分的損耗，只是電路實際工作過程中MOSFET損耗的一部分，MOSFET的損耗分析稍顯復雜， 此處沒有展開探討，富昌電子后續(xù)會連載文章，剖析電路設計中的難點。敬請期待！