數(shù)字下變頻是數(shù)字接收機(jī)中一個重要組成部分,實(shí)現(xiàn)將高速ADC轉(zhuǎn)換后的數(shù)字信號進(jìn)行抽取和濾波,得到低速的數(shù)字基帶信號。針對傳統(tǒng)模擬接收機(jī)系統(tǒng)帶寬較窄,系統(tǒng)體積大,同時缺少靈活性的缺點(diǎn),本文利用MATLAB的Simulink工具箱結(jié)合Altera公司的DspBuilder軟件,仿真和設(shè)計(jì)了一體積較小(只需要一片F(xiàn)PGA)、可靈活配置的中頻數(shù)字寬帶接收機(jī),并進(jìn)行了FPGA的硬件實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明:設(shè)計(jì)的數(shù)字中頻接收機(jī)具有系統(tǒng)帶寬較寬,體積較小,可以進(jìn)行靈活的配置,能滿足不同的性能要求等優(yōu)點(diǎn)。

基于Simulink的數(shù)字下變頻器設(shè)計(jì)及其FPGA實(shí)現(xiàn).pdf