本文首先介紹了查表算法和Cordic算法原理,在這兩種算法基礎(chǔ)上,用Verilog HDL語(yǔ)言對(duì)32位定點(diǎn)數(shù)的正余弦函數(shù)進(jìn)行了編程設(shè)計(jì),結(jié)合仿真綜合結(jié)果,對(duì)這兩種方法從運(yùn)算精度,運(yùn)算速度和占用硬件資源幾方面進(jìn)行了分析.進(jìn)而采用不經(jīng)過(guò)浮點(diǎn)定點(diǎn)轉(zhuǎn)換,直接在Cordic算法改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)32位浮點(diǎn)數(shù)的正余弦函數(shù)FPGA設(shè)計(jì).最后,對(duì)這三種實(shí)現(xiàn)方法進(jìn)行了綜合評(píng)價(jià).

32位定浮點(diǎn)數(shù)正余弦函數(shù)FPGA實(shí)現(xiàn)方法.pdf