系統(tǒng)構(gòu)成框圖如圖4所示：

4．2系統(tǒng)程序設(shè)計(jì)

從圖3可知，ADS7822的轉(zhuǎn)換結(jié)果在3個(gè)DCLOCK之后即可連續(xù)讀取12位串行數(shù)據(jù)，每個(gè)DCLOCK的低電平讀取一位數(shù)據(jù)，高4位D1l~D8存入R1，低8位存入R2。程序框圖如圖5所示。

串口數(shù)據(jù)發(fā)送程序及相應(yīng)數(shù)據(jù)格式轉(zhuǎn)換代碼和PC機(jī)利用VC++6．0實(shí)現(xiàn)的軟件界面從略。AD轉(zhuǎn)換子程序清單如下(CLK為時(shí)鐘信號(hào)，CS為片選信號(hào)，DAT為串行數(shù)據(jù)信號(hào)；高8位數(shù)據(jù)存入R1，低4位數(shù)據(jù)存入R2)：

5 結(jié)束語(yǔ)

利用ADS7822A/D轉(zhuǎn)換器設(shè)計(jì)的基于串口通訊的變速箱換擋力智能測(cè)試儀已用于工業(yè)現(xiàn)場(chǎng)，實(shí)踐證明該設(shè)計(jì)具有結(jié)構(gòu)簡(jiǎn)單可靠、實(shí)時(shí)性高、抗干擾強(qiáng)等優(yōu)點(diǎn)。