由于得到delay值后對offset值的計算是根據式(1)中的第一個式子得到，所以由圖2N分析可得，offset值可以比精確值偏大，也可以比精確值偏小，且從概率上來講應為等概的，故可采用較為簡單的均值濾波算法進行平滑即可。
其次，引起誤差的外部因素主要來自環(huán)境對系統(tǒng)和儀器的影響和時間印章(時間戳)的準確性，前者主要反映在晶振的速率上，而后者主要反映在IEEEl588時間協(xié)議的實現(xiàn)上。
在晶振速率方面，由于儀器的時鐘是由普通晶振提供的，所以環(huán)境(如溫度)的變化將極大地影響晶振的速率，常用品振精度不高，大概在100ppm左右，而對一般的LXI模塊則每隔2s進行一次同步，那么可以計算得到兩個模塊之間最大的偏差是400μs，故不可忽略。通常高精度儀器的晶振可以安在恒溫槽中(如OCXO)，但考慮到成本和儀器簡化等因素，采用晶振同步自適應方法改進。設R，R′分別為主機和從機的品振速率，△t表示兩次測量晶振速率的時間問隔。那么分別計算一段時間內每臺從機記錄的本地時鐘時間，然后從機與主機進行比較來調整時鐘計數(shù)值，調準方案如下式所示，M，N分別為存△t的時間間隔內主從機的時鐘計數(shù)值。

為了使其更具自適應能力，可以根據上述方法計算t1′，t2′…tn′多個時間點時鐘計數(shù)調整值，并據此由曲線擬合的方法得到下一時間段[tn′，tn+l′]內的晶振速率，起到不斷校正品振偏差，使從機時鐘達到跟隨主機時鐘變化的目的。
實現(xiàn)IEEEl588(PTP)時鐘協(xié)議的方法有通過FPGA實現(xiàn)、通過集成有PTP協(xié)議的網絡收發(fā)芯片實現(xiàn)等幾種。通過FPGA實現(xiàn)的方法是最常用的，但方法繁瑣、實現(xiàn)精度不高。而最近出現(xiàn)的集成有PTP時鐘協(xié)議的實現(xiàn)方案方便快捷、實璣精度高，因此迅速被廣大設計者所接受。其硬件框圖如圖3所示。

在上述FPGA實現(xiàn)PTP的方案中，信息包加時間戳這一關鍵步驟也有幾種實現(xiàn)方法，每種方法產生不同的同步精度。見圖4所示。