在寫(xiě)控制周期，WE若處于低有效狀態(tài)(WRST此時(shí)為高電平)，數(shù)據(jù)在下一周期上升沿到來(lái)前寫(xiě)入存儲(chǔ)器地址中；WE若處于高禁能狀態(tài)。寫(xiě)入暫停，寫(xiě)地址指針保持。在WE處于低有效狀態(tài)時(shí)。若WRST處于低電平，則寫(xiě)地址指針將從當(dāng)前地址回到地址0，WRST回復(fù)高電平后，數(shù)據(jù)也將從地址0開(kāi)始寫(xiě)入。在讀控制周期，RE若處于低有效狀態(tài)(RRST此時(shí)為高電平)，數(shù)據(jù)在下一周期上升沿到時(shí)被讀取；RE若處于高禁能狀態(tài)，讀取暫停，讀地址指針保持。在RE處于低有效狀態(tài)時(shí)，若RRST處于低電平，則讀地址指針將從當(dāng)前地址回到地址0，RRST回復(fù)高電平后，數(shù)據(jù)也將從地址0開(kāi)始讀取。
在本系統(tǒng)中，uPD42280的讀寫(xiě)時(shí)鐘與TLC5510的工作時(shí)鐘使用同一信號(hào)源(4 MHz)，既保證了FIFO的寫(xiě)操作與A／D轉(zhuǎn)換操作的同步，避免出現(xiàn)數(shù)據(jù)漏接或混接現(xiàn)象，又可以使數(shù)據(jù)讀取時(shí)，讀取速率僅由處理器IO口的讀取時(shí)間決定。通過(guò)處理器IO口控制讀、寫(xiě)使能信號(hào)，讀、寫(xiě)地址復(fù)位信號(hào)，可完成一幀圖像數(shù)據(jù)的讀寫(xiě)和更新。在處理器的總線頻率為32 MHz時(shí)，單行視屏信號(hào)掃描時(shí)間內(nèi)(約50 us)，IO口最終可讀入約190個(gè)有效像素的灰度值。去除行消隱區(qū)和圖像中心對(duì)正需要省略的點(diǎn)，本系統(tǒng)每行視頻信號(hào)可采集到的有效像素點(diǎn)為160個(gè)。
需要注意的是，uPD42280本身外圍電路很簡(jiǎn)單，只需要在電源與地之間加1個(gè)去耦電容即可。但是由于FIFO存儲(chǔ)器有別于RAM，是不能進(jìn)行內(nèi)部尋址操作的，只能是簡(jiǎn)單的地址復(fù)位。所以在軟件控制時(shí)一定要注意邏輯，嚴(yán)格按照讀寫(xiě)時(shí)序去控制4個(gè)引腳，才能保證一場(chǎng)圖像的完整寫(xiě)入和讀取。
本系統(tǒng)創(chuàng)新之處在于將高速A／D轉(zhuǎn)換器TLC5510與FIFO存儲(chǔ)器uPD42280聯(lián)合使用，實(shí)現(xiàn)視頻信號(hào)的轉(zhuǎn)換和數(shù)據(jù)存儲(chǔ)。這樣做使得整個(gè)前端的轉(zhuǎn)換和存儲(chǔ)完全由幾個(gè)IO口控制，對(duì)單片機(jī)本身的性能要求低、資源要求少，僅僅用到了單片機(jī)的兩路中斷和多路普通IO口。這樣的設(shè)計(jì)使得本系統(tǒng)移植性很強(qiáng)，可用于多種單片機(jī)或DSP。并且這兩款核心器件都是8 bit并行數(shù)據(jù)輸入輸出，速度很快，可以實(shí)現(xiàn)視頻數(shù)據(jù)的高速傳輸。

3 軟件流程
軟件部分主要包括初始化、寫(xiě)操作、讀操作和圖像處理。首先將處理器的IO口，中斷口初始化，PORTB8位作為數(shù)據(jù)入口，輸入使能；PORTK0～PORTK3作為存儲(chǔ)器的讀寫(xiě)使能和地址控制線，輸出使能，PORTJ0、PORTJ1分別響應(yīng)行、場(chǎng)中斷，上升沿觸發(fā)。