日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 增量設(shè)計(jì)流程針對(duì)需要變更部分進(jìn)行優(yōu)化

          增量設(shè)計(jì)流程針對(duì)需要變更部分進(jìn)行優(yōu)化

          作者: 時(shí)間:2011-05-27 來(lái)源:網(wǎng)絡(luò) 收藏

          本文引用地址:http://yuyingmama.com.cn/article/191195.htm

            步驟四:在物理實(shí)現(xiàn)環(huán)節(jié)將更新的網(wǎng)表導(dǎo)入Libero

            一旦Synplify Pro生成網(wǎng)表,就自動(dòng)成為L(zhǎng)ibero IDE文檔管理器的一部分,并且可用于布局布線 (即可被布局功能調(diào)用)。在和文檔管理器與Libero之間的用戶界面上,你很容易就找到和選出Synplify Pro創(chuàng)建的網(wǎng)表實(shí)現(xiàn)方案(參見(jiàn)圖2)。


            假設(shè)該網(wǎng)表是更新后的網(wǎng)表,包含設(shè)計(jì)和綜合過(guò)程中產(chǎn)生的變更,你可能首先希望保護(hù)Libero的初始布局布線過(guò)程生成的原始布局。在Libero中,你可輕松地將原始布局保存為物理設(shè)計(jì)“View”(也叫做“implementation”) 文件,可按使用方便給該視圖命名,比如命名為“Design_Layout_1”。Libero不會(huì)用更新的網(wǎng)表結(jié)果覆蓋“Design_Layout_1”這個(gè)文件,它允許在同一項(xiàng)目中創(chuàng)建新的View。例如,可將名為“Design_Layout_2”的文件用于存放更新網(wǎng)表的實(shí)現(xiàn)和測(cè)試結(jié)果。這個(gè)功能使用戶能夠比較用Synplify Pro產(chǎn)生網(wǎng)表變化前后的結(jié)果。

            接下來(lái),在Libero中打開(kāi)Actel的物理實(shí)現(xiàn)工具Designer,將更新的網(wǎng)表用新的實(shí)現(xiàn)方案名稱(chēng)導(dǎo)入Libero,并編譯設(shè)計(jì)。編譯設(shè)計(jì)后,在Libero的布局選項(xiàng)中完成設(shè)計(jì)布局。該菜單的缺省選項(xiàng)會(huì)對(duì)整個(gè)布局進(jìn)行重新布局布線。對(duì)于包含經(jīng)MultiPoint更新后的網(wǎng)表,Actel建議采用完全布局布線。完全布局布線的布局效率最高,但需要對(duì)所有時(shí)序進(jìn)行重新驗(yàn)證。從修改策略的角度來(lái)看,只對(duì)那些直接受增量變化影響的布局部分進(jìn)行重新布局布線也許更為有利。布局選項(xiàng)菜單包括“Place Incrementally”(放置增量)、“Lock Existing Placement (Fix)”[鎖定現(xiàn)有放置 (修正)]和“Route Incrementally”(布線增量)

          。“Place Incrementally”(沒(méi)有鎖定) 使用現(xiàn)有的元件布局作為參考起始點(diǎn),但大多數(shù)情況下會(huì)得到不同的布局結(jié)果。“Place Incrementally”采用針對(duì)元件增量布局的高級(jí)算法,以盡可能滿足時(shí)序要求。

            用“Lock Existing Placement (Fix)”鎖定現(xiàn)有的布局,可減小布局結(jié)果因增量變更而引起的不可預(yù)測(cè)性,這是因?yàn)長(zhǎng)ibero的布局過(guò)程沒(méi)有涉及所有的固定 (不改變的) 區(qū)塊。若加入增量變更,用戶需要確保FPGA陣列具有足夠的設(shè)計(jì)空間。如果增量變更大,而且設(shè)計(jì)空間已經(jīng)非常緊張,布局有可能不成功。如果事先知道以后會(huì)進(jìn)行增量變更,可使用Libero IDE的平面空間規(guī)劃工具 (Chipplanner)在芯片上為變更保留一些區(qū)域。該方法與鎖定初始布局配合,就可快速、有效地將增量變更加入,而且能按要求保留原布局中的某些部分。


            步驟五:評(píng)測(cè)更新后的布局

            完成布局后,使用Libero的靜態(tài)時(shí)序分析工具SmartTime來(lái)驗(yàn)證新的實(shí)現(xiàn)方案的整體器件性能 ;必要時(shí),分析關(guān)鍵路徑:比較Design_Layout_1和Design_Layout_2增量布局流程的性能結(jié)果,并確定增量更新是否已達(dá)到設(shè)計(jì)目標(biāo)。

            步驟六:器件編程和調(diào)試

            在采用ECO流程達(dá)到設(shè)計(jì)目標(biāo)后,就可使用Libero IDE提供的FlashPro ISP (在系統(tǒng)內(nèi)編程) 工具、Silicon Sculptor編程工具,以及Synplicity的 Identify(r) 及Actel的Silicon Explorer器件調(diào)試工具和驗(yàn)證工具。

            總結(jié)

            Synplify Pro MultiPoint綜合和Libero IDE開(kāi)發(fā)工具為管理實(shí)際的ECO需求提供了有效的增量。兩者的結(jié)合使設(shè)計(jì)人員能對(duì)原設(shè)計(jì)作模塊級(jí)變更,而且只更改那些需要變更的部分。這種最大限度地減少了變更對(duì)那些原已成熟的設(shè)計(jì)部分的影響;由于無(wú)需對(duì)整個(gè)設(shè)計(jì)重新布局,因而節(jié)省了時(shí)間。用戶可使用Synplify和 Libero中的“實(shí)現(xiàn)選項(xiàng)和視圖”,輕松地建立不同設(shè)計(jì)選項(xiàng)方案,進(jìn)而分析和比較這些方案,并選出性能最佳的方案。


          上一頁(yè) 1 2 3 下一頁(yè)

          關(guān)鍵詞: 增量 設(shè)計(jì)流程

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉