日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應用 > 利用FFT IP Core實現(xiàn)FFT算法

          利用FFT IP Core實現(xiàn)FFT算法

          作者: 時間:2012-03-23 來源:網(wǎng)絡 收藏

          3.3 求模運算器

          由于工程只要求求平方根,不涉及角度的計算,因此,CORDIC的角度計算部分沒有給出,但這并不會影響到幅度的計算。整個CORDIC采用全流水線結(jié)構(gòu),設(shè)計總共有16級流水線單元,各流水線單元結(jié)構(gòu)相似。CORDIC流水線結(jié)構(gòu)如圖3所示。

          66.jpg
          圖3 CORDIC流水線原理圖

          該結(jié)果并不是最終結(jié)果,還要加一級幅度校正,以去除畸變因子的影響。

          4 結(jié)束語

          設(shè)計的輸入和輸出工作頻率相對較低,因而很容易滿足,關(guān)鍵是 的性能指標。根據(jù)工程需要,輸入數(shù)據(jù)速率采用5MHz, 工作在40MHz,輸出轉(zhuǎn)換結(jié)果采用20MHz時鐘,在此條件下對設(shè)計進行硬件測試,結(jié)果證明設(shè)計功能正確、工作穩(wěn)定、性能優(yōu)越。另外,經(jīng)軟件時序仿真可知, 最高工作頻率可達到117.52MHz,通過提高運算時鐘,還可獲得更快的運算能力。

          設(shè)計選用Altera公司的FFT Core,成功地在FPGA中實現(xiàn)了兩路連續(xù)256點實數(shù)序列FFT的,其設(shè)計成本低、性能好,已經(jīng)成功地應用到

          雷達產(chǎn)品中。由于FFT Core的可塑性很強,通過改動參數(shù)設(shè)置,就可輕易地使設(shè)計適應于不同的產(chǎn)品。


          上一頁 1 2 3 4 下一頁

          關(guān)鍵詞: FFT Core IP 算法

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉