日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > Altera StratixIV 100G開發(fā)方案介紹

          Altera StratixIV 100G開發(fā)方案介紹

          作者: 時間:2012-04-05 來源:網(wǎng)絡 收藏

          時鐘

          板上可編程時鐘振蕩器

          SMA連接器,為收發(fā)器參考時鐘提供外部差分時鐘。

          通用用戶輸入/輸出

          DIP和按鍵式開關

          LED

          LCD

          存儲器件

          1-Gb同步閃存(主要用于存儲兩個FPGA配置——工廠和用戶配置)

          板上存儲器

          4個2-Gb DDR3 SDRAM

          4個72-Mb QDR II SRAM

          元件和接口

          10/100/1000以太網(wǎng)PHY和RJ-45插頭

          36個收發(fā)器通道

          1個SFP+接口通道

          1個具有EDC的SFP+接口通道

          4個QSFP接口通道

          10個CFP接口通道

          20個Interlaken接口通道

          溫度測量電路

          管芯溫度

          環(huán)境溫度

          電源

          14-V至20-V直流輸入

          2.5-mm筒形插座,用于直流電源輸入。

          On/off電源滑動開關

          板上電源測量電路

          Quartus II軟件許可并沒有含在這一套件中

          You can use this development kit to:

          • Develop and test designs to interface with a variety of different optical modules.

          • Develop and test Interlaken designs.

          • Develop and test memory subsystems consisting of DDR3 or QDR II memory.

          • Build designs capable of migrating to ’s HardCopy IV ASICs.



          關鍵詞: StratixIV Altera 100G 方案

          評論


          相關推薦

          技術專區(qū)

          關閉