PCB板電磁兼容設計關鍵良好的時鐘電路設計方案
加入技術交流群
(2)如果驅動器不用管腳用電阻端接，驅動電流會變大，但是驅動電流中的振鈴現(xiàn)象明顯減弱。采用小電阻端接，可以改善驅動電流的振鈴，但是會增加驅動電流，功耗變大;如果采用大電阻端接，可以減小驅動電流，但是會使得驅動電流出現(xiàn)振鈴現(xiàn)象(開路是電阻端接的一個極限)。通過仿真結果看，選擇75歐姆端接電阻一方面可以使得驅動電流不會很大，另一方面驅動電流的振鈴也不是很明顯。
(3)如果驅動器不用管腳采用電容端接，驅動電流的峰值變大，同時驅動電流脈沖的寬度也變大。這就表示驅動電流中的低頻分量會明顯變大，這就要注意低頻段諧波的電磁干擾問題。圖7和圖8中對應電容端接的驅動電流的頻譜曲線和電磁干擾曲線的低頻分量明顯變大也驗證了這個問題。
4 結語
本文主要就對如何降低時鐘(干擾源)的干擾進行了分析和總結，因此可以得出以下如何切斷時鐘干擾的傳播途徑的結論。一是將時鐘電路的基波和諧波能量最大程度的約束到指定的范圍之內(這些能量傳輸需要的電路包圍的面積越小越好);其二是有效建立時鐘電路區(qū)域與輸入輸出接口線路的隔離。由此可以在時鐘電路設計時可以通過布局和布線來達到優(yōu)化電磁兼容設計的目的。
評論