基于CPLD的水輪發(fā)電機(jī)組轉(zhuǎn)速監(jiān)控系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
4.2 7段譯碼模塊
模塊說明：speed0，speed1，speed2，speed3分別為脈沖計(jì)數(shù)的個(gè)位、十位、百位、千位的BCD碼輸出，作為7段譯碼模塊的輸入，segcode0，segcode1，segcode2，segcode3分別為個(gè)位、十位、百位、千位的7段字段碼輸出。
7段譯碼模塊的VHDL語言描述如下：
5 結(jié) 語
本設(shè)計(jì)的VHDL程序在Altera公司的MAX+PLUSⅡ(Multiple Array Matrix and ProgrammableLogic User System)CPLD設(shè)計(jì)開發(fā)工具上進(jìn)行編譯仿真，較好地完成了設(shè)計(jì)要求的功能。
在本系統(tǒng)的設(shè)計(jì)中，由于CPLD及EDA開發(fā)工具的使用，大大簡(jiǎn)化了硬件電路，降低了產(chǎn)品成本，縮短了設(shè)計(jì)周期，提高了系統(tǒng)的可靠性和靈活性。
評(píng)論