日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 模擬技術 > 設計應用 > 基于CMOS工藝的高阻抗并行A/D芯片TLC5510

          基于CMOS工藝的高阻抗并行A/D芯片TLC5510

          作者: 時間:2012-07-25 來源:網絡 收藏

          1.jpg

          4 結束語

          在對模數轉換器及其在線陣CCD數據采集系統(tǒng)的應用設計中,筆者通過實驗總結出如下經驗:

          (1) 為了減少系統(tǒng)噪聲,外部模擬和數字電路應當分離,并應盡可能屏蔽。

          (2) 因為芯片的AGND和DGND在內部沒有連接,所以,這些引腳需要在外部進行連接。為了使拾取到的噪聲最小,最好把隔開的雙絞線電纜用于電源線。同時,在印制電路板布局上還應當使用模擬和數字地平面。

          (3) VDDA至AGND和VDDD至DGND之間應當分別用1μF電容去耦,推薦使用陶瓷電容器。對于模擬和數字地,為了保證無固態(tài)噪聲的接地連接,試驗時應當小心。

          (4) VDDA、AGND以及ANALOG IN 引腳應當與高頻引腳CLK和D0~D7隔離開。在印制電路板上,AGND的走線應當盡可能地放在ANALOG IN 走線的兩側以供屏蔽之用。

          (5) 為了保證的工作性能,系統(tǒng)電源最好不要采用開關電源。

          更多資訊請關注:21ic模擬頻道


          上一頁 1 2 下一頁

          關鍵詞: CMOS 5510 TLC 工藝

          評論


          相關推薦

          技術專區(qū)

          關閉