圖2中，觸發(fā)器的2個現(xiàn)態(tài)輸出作為數(shù)據(jù)選擇器的A1A0選擇輸入變量，2個數(shù)據(jù)選擇器的Y輸出分別作為2個觸發(fā)器的D輸入信號，數(shù)據(jù)選擇器的輸入端D10～D13，D00～D03作為所構成時序網(wǎng)絡的外部信號輸入端。
1．2．2 兩個狀態(tài)變量多輸入時序網(wǎng)絡的狀態(tài)方程
按基本多輸入時序網(wǎng)絡的分析方法，可得狀態(tài)方程的矩陣形式為：

1．2．3 現(xiàn)態(tài)對輸入信號的選擇及輸入矩陣參數(shù)的確定
現(xiàn)態(tài)的取值組合決定所選擇的數(shù)據(jù)輸入端，而數(shù)據(jù)輸入端的輸人情況又決定次態(tài)：

已知狀態(tài)轉換關系確定式(3)中輸入矩陣參數(shù)的方法如1．1．2所述。
1．3 n個狀態(tài)變量的多輸入時序網(wǎng)絡
按照D觸發(fā)器的現(xiàn)態(tài)組合作為數(shù)據(jù)選擇器的選擇輸入變量、數(shù)據(jù)選擇器的輸出作為D觸發(fā)器輸入信號的構成方法，用n個D觸發(fā)器、n個2n選1數(shù)據(jù)選擇器組合，可構成n個狀態(tài)變量的多輸入時序網(wǎng)絡。

2 基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時序邏輯電路設計
2．1 設計步驟
采用數(shù)據(jù)選擇器和D觸發(fā)器構成的多輸入時序網(wǎng)絡進行多輸入時序邏輯電路設計的步驟：
(1)由設計要求做出最簡狀態(tài)圖；
(2)根據(jù)狀態(tài)個數(shù)確定多輸入時序網(wǎng)絡中D觸發(fā)器、數(shù)據(jù)選擇器的個數(shù)及數(shù)據(jù)選擇器的選擇規(guī)模；
(3)根據(jù)狀態(tài)轉換關系確定輸入矩陣的參數(shù)，即確定數(shù)據(jù)選擇器輸入端所接的變量或常量；
(4)畫出時序邏輯圖。