一種高速低功耗LVDS接收器電路的設(shè)計(jì)
作者：
時(shí)間：2012-08-15
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
接收器電路的仿真結(jié)果如圖8所示，圖中給出了輸入共模電平分別為0 V、1．2 V、2．4 V；差分脈沖電壓差80 mV；脈沖信號(hào)頻率1GHz?？梢?jiàn)，接收器電路在輸入共模范圍0～2．4 V內(nèi)均可穩(wěn)定工作在2 Gbit·s-1。接收器電路的具體技術(shù)指標(biāo)概要如表1所示。本文引用地址：http://yuyingmama.com.cn/article/176455.htm
4 結(jié)束語(yǔ)
提出了一種符合IEEE Std 1596．3-1996標(biāo)準(zhǔn)的新型低功耗LVDS接收器電路。通過(guò)采用Rail-rail前置放大器實(shí)現(xiàn)了LVDS接收器電路的共模電平0～2．4 V的要求，通過(guò)自偏置折疊放大器、偽差分對(duì)等技術(shù)有效降低了電路功耗，在2．5 V電源電壓，數(shù)據(jù)傳輸速率為2Gbit·s-1下平均功耗僅為3 mW。該LVDS接收器電路可廣泛應(yīng)用于高速低功耗的芯片間數(shù)據(jù)傳輸系統(tǒng)。
DIY機(jī)械鍵盤(pán)相關(guān)社區(qū):機(jī)械鍵盤(pán)DIY
評(píng)論