法拉電容也叫超級(jí)電容器，雙電層電容，其體積小、容量大、電壓記憶特性好、可靠性高。與充電電池相比,具有充電時(shí)間短、功率密度高、使用壽命長、低溫特性好及無環(huán)境污染等優(yōu)勢[2]。在數(shù)據(jù)保護(hù)電路中采用法拉電容取代電池作后備電源,在提高系統(tǒng)可靠性、延長壽命、降低設(shè)備成本和維護(hù)成本等方面，有十分重要的意義。

　　本文將通過一個(gè)設(shè)計(jì)案例，具體介紹法拉電容在單片機(jī)系統(tǒng)的RAM數(shù)據(jù)保護(hù)中的應(yīng)用，為嵌入式系統(tǒng)中RAM數(shù)據(jù)保護(hù)提供一種可行的參考方法。

　　某一采用UT6264C70LL作為RAM的單片機(jī)系統(tǒng)，在系統(tǒng)掉電后，要求RAM的數(shù)據(jù)后備時(shí)間達(dá)到5天。

　　1　 硬件設(shè)計(jì)

　　采用法拉電容作為RAM后備電源，法拉電容后備時(shí)間的典型計(jì)算公式為：

　　式中：C(F)為法拉電容的標(biāo)稱容量，Uwork(V)為電路中的正常工作電壓，Umin(V)為電路能工作的最低電壓， t(s)為電路中后備時(shí)間，I(A)為電路的負(fù)載電流。

　　UT6264CSC70LL的典型數(shù)據(jù)保持電流為1 μA，工作電壓為5 V，數(shù)據(jù)保持所需電壓最低為2 V。取0.1 F的法拉電容，計(jì)算得到RAM的數(shù)據(jù)后備時(shí)間為3.35天。而實(shí)際上，當(dāng)RAM的電源電壓降低時(shí)，其數(shù)據(jù)保持電流將減小，因而后備時(shí)間可以延長。

　　另外，電源出現(xiàn)波動(dòng)時(shí)，RAM的片選引腳、寫使能引腳及數(shù)據(jù)線端口也容易引入干擾或不正常的控制時(shí)序，從而破壞RAM中的數(shù)據(jù)。因此，需要通過電路設(shè)計(jì)，確保電源不正常時(shí)讀寫控制端口時(shí)序可控，從而增強(qiáng)RAM數(shù)據(jù)的安全。

　　電路原理圖如圖1所示。

　　當(dāng)電源正常時(shí)，5 V電源VCC通過快速整流二極管D1給RAM(U2：UT6264)供電，并通過R1給法拉電容(C1：FM0H104Z)充電。掉電時(shí)，D1截止，法拉電容C1作為備份電源，通過R1為U2供電，保證RAM中數(shù)據(jù)不消失。

　　在掉電過程中或電源出現(xiàn)波動(dòng)時(shí)，為了增強(qiáng)RAM數(shù)據(jù)的安全性，采用了專用電源監(jiān)控芯片(U3：IMP706)，提供系統(tǒng)的監(jiān)控功能。上電、掉電和電網(wǎng)電壓過低時(shí)會(huì)輸出復(fù)位信號(hào)，同時(shí)還能跟蹤1.6 s的定時(shí)信號(hào)，為軟件運(yùn)行提供看門狗定時(shí)器(watchdog timer)防護(hù)。當(dāng)電源電壓掉至約4.74 V時(shí)，U3向CPU(U1：AT89S52)輸出掉電信號(hào)(PW_DN)，CPU進(jìn)行掉電應(yīng)急處理和保護(hù)現(xiàn)場，不向RAM芯片進(jìn)行任何讀寫操作。當(dāng)電源電壓進(jìn)一步掉至4.4 V時(shí)，U3產(chǎn)生復(fù)位信號(hào)，CPU被復(fù)位，同時(shí)RAM芯片U2的片選引腳CE2也被置為低電平，確保U2不被讀寫操作。

　　圖1　 電路原理圖

　　2　 軟件設(shè)計(jì)

　　本案例電路的地址定義是： RAM地址范圍(8 KB)為0000H~1FFFH;看門狗定時(shí)器控制地址為E000H。

　　軟件包括主控制程序、掉電中斷處理程序、定時(shí)中斷處理程序等。

　　圖2　 主流程