濾波器設計與仿真

抽取系數(shù)的確定

根據(jù)目前的設計，A/D采樣率為48 Chip，基帶信號的采樣率為2Chip，所以在RSP內可以實現(xiàn)24倍抽取，RCF內濾波器的階數(shù)最高為24階。為了避免信號混疊，保持最佳的濾波性能，并降低對邏輯( FPGA)內的FIR 濾波器性能的要求，需要在rCIC2、CIC5和RCF之間合理的分配抽取率。

(1)rCIC2抽取率的確定

rCIC2濾波器是一個二階級聯(lián)積分梳狀濾波器，可以實現(xiàn)1～4096倍抽取(MrCIC2)和1～512倍插值(L rCIC2)，對其唯一的要求是抽取和插值的倍數(shù)必須滿足LrCIC2/MrCIC2≤1的關系。由于AD6624中rCIC2只有兩級，且由于CIC的過渡帶和阻帶的衰減性能不太好，這樣旁瓣電平比較高，當Mm1時，旁瓣電平最多只比主瓣電平低27dB，由于阻帶衰減很差，無法滿足抗混疊要求，一般不做高階抽取。在本設計中，考慮到采樣率(48 ChiP)遠大于信號帶寬(0. 59450MHz)，則只要保證抽取后無混疊信號帶寬大于信號的帶寬，就不會引起混疊，于是取MrCIC2= 2，L rCIC2= 1，則抽取后的采樣率變?yōu)?4Chip，無混疊信號帶寬為12ChiP( 14. 7456MHz)，大于信號帶寬。

(2)CIC5抽取率的確定

CIC5的可編程抽取率(MCIC5)大小為2～32。對CIC5抽取率的選取主要從以下3個方面考慮。

1)處理增益

由Q級CIC濾波器頻率響應的表達式HQ ( ejω)=DQ.SaQ (ωD/2).Sa- Q (ω/2)可知，CIC抽取濾波器有一個處理增益DQ。隨著濾波器級數(shù)Q和抽取因子D的增大，處理增益也越大，但是因為CIC5的運算精度有限，所以增益不能過大，否則容易引起溢出或降低運算精度。

2)抗混疊性能

為了降低混疊影響，獲得足夠大的阻帶衰減，在輸入采樣速率一定的前提下，盡可能的采用小的抽取因子。

3)帶內平坦度考慮

隨著抽取率的增高，通帶內的信號衰減也增大，不過帶內衰減可以在后級濾波器中進行補償。鑒于以上幾個因素的綜合考慮，選取MCIC5= 6。

(3)RCF抽取率的確定

圖4　rCIC2和CIC5的幅頻響應

因為整個基帶信號處理要實現(xiàn)24階抽取，已確定MrCIC2= 2、MCIC5= 6，所以MRCF= 2。在RCF的處理中，經(jīng)過rCIC2和CIC5的高倍抽取，此時數(shù)據(jù)的采樣率已經(jīng)變得很低，所以對RCF的抗混疊性能要求較高，同時還要考慮對單音信號的抑制。經(jīng)過上面的分析，確定如下系數(shù)：MrCIC2= 2、LrCIC2= 1、MCIC5= 6、MRCF= 2。RCIC2和CIC5的幅頻響應見圖4。由圖可見，帶內(0～0. 59MHz)衰減小于1dB，CIC5的阻帶衰減約為62dB。通常CIC濾波器會引起信號混疊，但如果抽取的信號帶寬很窄，則在其信號帶寬內這種混疊可以忽略不計，因為CIC濾波器可以對混疊部分提供有效的抑制這里CIC5可以對混疊到帶內( 0～0. 59 MHz)的信號抑制82dB。

RCF和FIR設計

在確定了各級濾波器的抽取率之后，接下來就對RCF和FIR的設計了。最終的濾波結果要滿足通帶為590kHz，帶內波動為±1. 5dB，阻帶- 40dB@740kHz、- 80dB@900kHz的基帶濾波要求。

對于一個24階的FIR濾波器無法實現(xiàn)上述要求，而RCF的階數(shù)已經(jīng)確定，無法做得更高，解決的方法有2種，一是采用多通道處理，二是在邏輯內部增加一級FIR濾波器來滿足濾波要求。本文主要討論第二種方案。