日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 采用FPGA的可編程電壓源系統(tǒng)原理及設計

          采用FPGA的可編程電壓源系統(tǒng)原理及設計

          作者: 時間:2010-03-29 來源:網(wǎng)絡 收藏

          程序中,duty為控制占空比的參數(shù);count為控制分頻的參數(shù)。通過改變duty和count兩個參數(shù),得到占空比及分頻數(shù)可調(diào)的時鐘信號,極為方便。
          2.2 其他模塊的實現(xiàn)
          其他控制模塊包括地址發(fā)生器、DAC控制電路、并/串轉(zhuǎn)換電路。存儲數(shù)據(jù)中只讀存儲器ROM是通過QuartusII軟件中Mega Wizard Plug-In Manager命令定制元件的。地址發(fā)生器產(chǎn)生地址信號addr_tom和讀使能信號clk_rom,對ROM中的數(shù)據(jù)進行讀取。讀取到的數(shù)據(jù)data為并行數(shù)據(jù),由于的是串行數(shù)據(jù)輸入的數(shù)/摸轉(zhuǎn)換器,所以要進行并/串轉(zhuǎn)換。data并行數(shù)據(jù)在load使能信號的作用下,賦植給寄存器data_q,經(jīng)并/串轉(zhuǎn)換電路對data_q進行從高位到低位的并/串轉(zhuǎn)換。在DAC控制電路產(chǎn)生讀數(shù)據(jù)信號clk_dac和片選信號cs_dac的作用下,轉(zhuǎn)換電路的輸出信號從高位到低位串行讀入數(shù)/模轉(zhuǎn)換器DAC中。完整程序如下:



          評論


          相關推薦

          技術專區(qū)

          關閉