為了測(cè)試指令的運(yùn)行情況，本文在最后給出了一段基于Quartus II的程序仿真。

　　仿真時(shí)給出了10位輸入數(shù)據(jù)indata=”1 1 10000101”，10．0～10．4分別對(duì)應(yīng)著該數(shù)據(jù)的第0位～第4位，同樣QO．o和Qo．1分別對(duì)應(yīng)著輸出端子的第。位和第1位。

　　仿真結(jié)果的圖6中：T1，T2，T3，T4為4個(gè)時(shí)鐘節(jié)拍信號(hào)，out0和out1分別對(duì)應(yīng)著輸出端子Qo．o和Qo．1，因?yàn)镮O．o和IO．2為1，IO．3和IO．4都為o，因此程序運(yùn)行的最后結(jié)果應(yīng)該是QO．o和Q0．1都為1，并且從圖6可以看出，仿真結(jié)果與此相同，程序運(yùn)行正確，說(shuō)明所設(shè)計(jì)的微處理器及其指令正確可靠。

　　4 結(jié)束語(yǔ)

　　本文所設(shè)計(jì)的PLC微處理器具有很強(qiáng)的可修改性和可移植性，并且優(yōu)化升級(jí)也很方便，可以根據(jù)特定的需要方便地增刪指令和I／O端口的數(shù)量，這比傳統(tǒng)的PLC具有更大的靈活性。另外，由于FPGA具有很高的密度，能夠集成很大的系統(tǒng) ，因而極大地提高了系統(tǒng)的可靠性。