日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        

        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          

          <mark id="k3y6c"></mark>
          




          
  
          
    
          
      
          
        
        
           
          
          HDL(Hardware Description Language)，是硬件描述語言。顧名思義，硬件描述語言就是指對硬件電路進(jìn)行行為描述、寄存器傳輸描述或者結(jié)構(gòu)化描述的一種新興語言。HDL文本輸入硬件描述語言是用文本的形式描述硬件電路的功能，信號連接關(guān)系以及時(shí)序關(guān)系。它雖然沒有圖形輸入那么直觀，但功能更強(qiáng)，可以進(jìn)行大規(guī)模，多個(gè)芯片的數(shù)字系統(tǒng)的設(shè)計(jì)。常用的HDL有ABEL，VHDL和Verilog HDL等。
          
          
          在集成電路設(shè)計(jì)（特別是超大規(guī)模集成電路的計(jì)算機(jī)輔助設(shè)計(jì)）的電子設(shè)計(jì)自動化領(lǐng)域中，Verilog是一種硬件描述語言，可以用它來對電子系統(tǒng)進(jìn)行描述。Verilog是電氣電子工程師學(xué)會（IEEE）標(biāo)準(zhǔn)之一。
          
          
          Verilog能夠在多種抽象級別對數(shù)字邏輯系統(tǒng)進(jìn)行描述：既可以在晶體管級、邏輯門級進(jìn)行描述，也可以在寄存器傳輸級對電路信號在寄存器之間的傳輸情況進(jìn)行描述。除了對電路的邏輯功能進(jìn)行描述，Verilog代碼還能夠被用于邏輯仿真、邏輯綜合，其中后者可以把寄存器傳輸級的Verilog代碼轉(zhuǎn)換為邏輯門級的網(wǎng)表，從而方便在現(xiàn)場可編程邏輯門陣列上實(shí)現(xiàn)硬件電路，或者讓硬件廠商制造具體的專用集成電路。設(shè)計(jì)人員還可以利用Verilog的擴(kuò)展部分Verilog-AMS進(jìn)行模擬電路和混合信號集成電路的設(shè)計(jì)。
          
          
          · Verilog HDL和VHDL的比較
          
            · 
          關(guān)于學(xué)習(xí)verilog
          
        
          
      
          
      
      
      
      
    
          
    
          
    
	
          
	
	
          						
		
		
          
	
          

          	
      
          
        
        
          
          
          
          
          
          
        
          
      
          
    
	

	
    
          
  
          
  
          
    
	
          
					
					
          						
				
          	
				
          	
					
					

          
					
					
          驗(yàn)證碼： 
					
          
					
          
						
					
          
				
          	
				
          
												
          
					
          20# EEPW網(wǎng)友 說：2017-04-11 14:44
          
					
          有誰會用bitstream生成verilog代碼？急 急 急
          
														
				
          
				
          
												
          
					
          19# kly2014 說：2015-03-02 13:46
          
					
          d
          
														
				
          
				
          
												
          
					
          18# soothmusic 說：2014-07-20 06:11
          
					
          回答17# wyf86：
          
Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來進(jìn)行各種級別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。
          
														
				
          
				
          
												
          
					
          17# wyf86 說：2014-07-19 22:29
          
					
          什么是Verilog HDL？
          
														
				
          
				
          
												
          
					
          16# EEPW521 說：2014-06-18 22:13
          
					
          回答15# eepwlover：
          
task和function說明語句分別用來定義任務(wù)和函數(shù)。利用任務(wù)和函數(shù)可以把一個(gè)很大的程序模塊分解成許多較小的任務(wù)和函數(shù)便于理解和調(diào)試。輸入、輸出和總線信號的值可以傳入或傳出任務(wù)和函數(shù)。
          
														
				
          
				
          
												
          
					
          15# eepwlover 說：2014-06-17 21:28
          
					
          Verilog HDL硬件描述語言：task和function說明語句區(qū)別是什么？
          
														
				
          
				
          
												
          
					
          14# 活詞典 說：2014-05-19 21:39
          
					
          一般來說，進(jìn)入FPGA的信號必須先同步，以提高系統(tǒng)工作頻率（板級）。
          
														
				
          
				
          
												
          
					
          13# wyf86 說：2014-04-15 22:47
          
					
          回答12# soothmusic：
          
可以啊，本來就支持這些
          
														
				
          
				
          
												
          
					
          12# soothmusic 說：2014-04-14 22:54
          
					
          Verilog能夠在多種抽象級別對數(shù)字邏輯系統(tǒng)進(jìn)行描述？
          
														
				
          
				
          
												
          
					
          11# wyf86 說：2014-02-17 22:38
          
					
          C語言與Verilog 配合使用可以做出好設(shè)計(jì)
          
														
				
          
				
          
												
          
					
          10# wyf86 說：2013-11-07 21:18
          
					
          回答9# soothmusic：
          
也沒那么難，學(xué)學(xué)EEPW上的資料，很快上手。
          
														
				
          
				
          
												
          
					
          9# soothmusic 說：2013-11-06 22:08
          
					
          Verilog的邏輯描述能力很強(qiáng)，不容易學(xué)習(xí)吧？
          
														
				
          
				
          
												
          
					
          8# 活詞典 說：2013-10-05 22:34
          
					
          回答7# 云端：
          
波形與時(shí)延產(chǎn)生機(jī)制、設(shè)計(jì)的結(jié)構(gòu)組成、數(shù)據(jù)流特性、行為特性等。
          
														
				
          
				
          
												
          
					
          7# 云端 說：2013-10-04 21:42
          
					
          Verilog HDL有哪些描述能力？
          
														
				
          
				
          
												
          
					
          6# soothmusic 說：2013-09-30 21:57
          
					
          回答5# eepwlover：
          
很容易啊，Verilog HDL，就是在C基礎(chǔ)上發(fā)展起來的一種硬件描述語言啊。
          
														
				
          
				
          
												
          
					
          5# eepwlover 說：2013-09-29 23:03
          
					
          會了C語言，再學(xué)Verilog HDL難不難呢？
          
														
				
          
				
          
												
          
					
          4# soothmusic 說：2013-09-25 22:10
          
					
          回答3# eepwlover：
          
是的，Verilog AMS，也是一種硬件描述語言，用于模擬電子設(shè)計(jì)的。
          
														
				
          
				
          
												
          
					
          3# eepwlover 說：2013-09-24 20:28
          
					
          前段時(shí)間，在論壇看到了Verilog AMS，這也是一種硬件語言嗎？用在哪里？
          
														
				
          
				
          
												
          
					
          2# 云端 說：2013-09-22 22:17
          
					
          Verilog，有沒有可用的編程語言接口？
          
											
          EEPW521回答:2013-09-23
          
						
          有啊，通過該編程語言接口，可以在驗(yàn)證、模擬期間，從外部訪問設(shè)計(jì)，包括模擬的運(yùn)行和控制。

          
														
				
          
				
          
												
          
					
          1# wyf86 說：2013-09-11 22:34
          
					
          Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。