ccd+dsp 文章 最新資訊
基于FPGA和USB 2.0的高速CCD聲光信號采集系統(tǒng)
- 系統(tǒng)采用現(xiàn)場FPGA作為硬件設(shè)計(jì)核心，使用Veritog語言。進(jìn)行硬件描述，使系統(tǒng)更靈活，可在線編程，便于擴(kuò)展和升級。這里的CCD驅(qū)動時序采用狀態(tài)機(jī)與分頻相結(jié)合的新方法，實(shí)際測試驅(qū)動波形穩(wěn)定且沒有毛刺，CCD輸出信號質(zhì)量高。USB應(yīng)用于Slave FIFO高速傳輸模式，滿足了高速CCD聲光信號采集的要求，具有實(shí)時性、高速、穩(wěn)定、可靠等特點(diǎn)。
- 關(guān)鍵字： USB2.0 CCD FPGA 聲光信號采集
FPGA設(shè)計(jì)工具視點(diǎn)
- 作為一個負(fù)責(zé)FPGA企業(yè)市場營銷團(tuán)隊(duì)工作的人，我不得不說，由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計(jì)領(lǐng)域的獨(dú)創(chuàng)性，F(xiàn)PGA正不斷實(shí)現(xiàn)其支持片上系統(tǒng)設(shè)計(jì)的承諾。隨著每一代新產(chǎn)品的推出，F(xiàn)PGA在系統(tǒng)中具有越來來越多的功能，可作為協(xié)處理器、DSP 引擎以及通信平臺等，在某些應(yīng)用領(lǐng)域甚至還可用作完整的片上系統(tǒng)。
- 關(guān)鍵字： 設(shè)計(jì)工具 DSP FPGA ASSP
幾種DSP與外接存儲器的連接方法
- 存儲器接口分為ROM接口和RAM接口兩種。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片內(nèi)RAM和16K字的掩膜ROM。但是在DSP應(yīng)用的很多場合，尤其是帶信號存儲的DSP應(yīng)用來說，TMS320C5409的片內(nèi)存儲資源是遠(yuǎn)遠(yuǎn)不夠用的。因此，設(shè)計(jì)一個TMS320C5409硬件系統(tǒng)一般應(yīng)該包括其與EPROM/FLASH和SRAM的接口設(shè)計(jì)，以存放程序和數(shù)據(jù)。本文介紹TMS320C5409與存儲器的接口設(shè)計(jì)方案。
- 關(guān)鍵字： 存儲器 DSP 連接
mcu,DSP,PLD/EDA的介紹/比較/分析
- 當(dāng)今,數(shù)字時代的核心動力便是單片機(jī),DSP ,PLD/ EDA ,以其各自的特點(diǎn)滿足了各種需要,推動著信息技術(shù)的快速發(fā)展。這里將對這三類電子產(chǎn)品分別加以介紹,并作比較和分析。
- 關(guān)鍵字： 單片機(jī)(Single-chipMicrocomputer) 數(shù)字信號處理(DSP) 可編程邏輯器件(PLD)/電子設(shè)計(jì)自動化(EDA)
基于C5509A的功放閉環(huán)數(shù)字控制系統(tǒng)(圖)
- 隨著通信系統(tǒng)的發(fā)展，要求通信具有更高的傳輸可靠性、更強(qiáng)的抗干擾能力。在無線信號發(fā)射過程中，射頻信號必須經(jīng)功放放大，再經(jīng)天線發(fā)射出去，信號經(jīng)功放后的幅度和穩(wěn)定性對通信的可靠性和抗干擾起著關(guān)鍵作用。攻放輸出信號的幅度越大通信可靠性越穩(wěn)定，接收的準(zhǔn)確性和可靠性就越高。在發(fā)射端，功放輸出功率控制一方面需要保證功放的安全可靠，另一方面又要盡可能使功放輸出功率最大。因此，對功放的輸出功率控制就顯得十分重要，早期的功放控制一般采用模擬等方法實(shí)現(xiàn)。
- 關(guān)鍵字： C5509A DSP 功放 閉環(huán) 數(shù)字控制
MAX706S在DSP系統(tǒng)中的應(yīng)用
- 對于實(shí)際的DSP應(yīng)用系統(tǒng)特別是產(chǎn)品化的DSP系統(tǒng)而言，可靠性是一個不容忽視的問題。由于DSP系統(tǒng)的時鐘頻率比較高，因此在運(yùn)行時極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴(yán)重時系統(tǒng)可能會出現(xiàn)死機(jī)。為了克服這種情況，除了在軟件上作一些保護(hù)措施外，硬件上也必須作相應(yīng)的處理。硬件上最有效的保護(hù)措施就是采用具有監(jiān)視(Watchdog)功能的自動復(fù)位電路。各大公司生產(chǎn)了多種微處理器監(jiān)控器，用來監(jiān)測微處理器的運(yùn)行狀態(tài)，一旦微處理器失控就強(qiáng)行復(fù)位微處理器，引導(dǎo)程序重新運(yùn)行。
- 關(guān)鍵字： MAX706S DSP 監(jiān)控電路
基于CPLD的線陣CCD數(shù)據(jù)采集系統(tǒng)
- 本文結(jié)合實(shí)際應(yīng)用需要，設(shè)計(jì)了基于復(fù)雜可編程邏輯器件(CPLD)的線陣CCD數(shù)據(jù)采集系統(tǒng)。著重介紹了數(shù)據(jù)采集的特點(diǎn)及該系統(tǒng)軟、硬件設(shè)計(jì)和最后的性能評價。
- 關(guān)鍵字： 數(shù)據(jù)采集系統(tǒng) CCD CPLD
基于FPGA+DSP的智能車全景視覺系統(tǒng)
- 為實(shí)現(xiàn)智能車全景視覺系統(tǒng)的應(yīng)用研究平臺，設(shè)計(jì)了一種基于FPGA+雙DSP的實(shí)時6通道數(shù)字圖像采集與處理系統(tǒng)。該系統(tǒng)由兩片F(xiàn)PGA與兩個DSP組成。第一個FPGA進(jìn)行多通道視覺圖像采集的同步控制、邏輯處理，第二片F(xiàn)PGA輔助DSP進(jìn)行海量圖像數(shù)據(jù)的高速并行處理。
- 關(guān)鍵字： 全景視覺系統(tǒng) FPGA+DSP 數(shù)字圖像采集與處理系統(tǒng)
ccd+dsp介紹
您好，目前還沒有人創(chuàng)建詞條ccd+dsp!
歡迎您創(chuàng)建該詞條，闡述對ccd+dsp的理解，并與今后在此搜索ccd+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對ccd+dsp的理解，并與今后在此搜索ccd+dsp的朋友們分享。 創(chuàng)建詞條
ccd+dsp電路
ccd+dsp相關(guān)帖子
ccd+dsp資料下載
ccd+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473