首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cadence

cadence 文章最新資訊

Cadence推出業(yè)界首款支持DTS Neural Surround的IP核解決方案

　　Cadence設(shè)計系統(tǒng)公司宣布該公司成為第一家提供DTS Neural Surround支持的IP DSP供應(yīng)商。結(jié)合Cadence Tensilica HiFi Audio/Voice DSP，DTS Neural Surround為汽車和音視頻接收器帶來家庭影院般的體驗，大幅改善了MP3等壓縮媒體類型的上混頻音質(zhì)。　　“通過推出像DTS Neural Surround這樣的用于下一代汽車音頻處理器的、全新的、經(jīng)過大幅優(yōu)化的、創(chuàng)新的音頻解決方案，并在測試方面大力投入以確保產(chǎn)品的堅固性
關(guān)鍵字： Cadence DTS

Cadence詮釋最近策略及中國業(yè)務(wù)

Cadence最近一兩年收購了多家IP公司， Cadence全球銷售兼系統(tǒng)與驗證部門資深副總裁黃小立解釋說，該公司會關(guān)注能夠達到差異化的產(chǎn)品，比如高速數(shù)據(jù)處理。雖然一般的數(shù)據(jù)處理在ARM核或者其他核上能實現(xiàn)，但是一些專用的數(shù)據(jù)處理，像數(shù)字信號、音頻、視頻等，還是需要專用的計算核。
關(guān)鍵字： Cadence CPU

EDA業(yè)的未來十年

近日，EDA(電子設(shè)計自動化)業(yè)巨頭Cadence公司近日在北京和上海舉辦了用戶大會——CDN Live。會議期間，黃小立向電子產(chǎn)品世界談了對EDA業(yè)的看法。
關(guān)鍵字： Cadence EDA

Cadence FSP:FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具介紹

Cadence FPGA System Planner（FSP）是一款完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具。此次主要為大家介紹FPGA Sys ...
關(guān)鍵字： Cadence FSP:FPGA-PCB 設(shè)計工具

二代提速硬件仿真關(guān)注功耗/速度優(yōu)勢IP公司

　　Cadence CDNLive上海站，廠商聊的最多的，大家最想了解的，自然是剛剛在北京首發(fā)的Palladium XP II驗證平臺和系統(tǒng)開發(fā)增強套件。作為Palladium XP仿真系統(tǒng)的更新產(chǎn)品，二代產(chǎn)品最多可以將驗證性能再提高50%，更將其業(yè)界領(lǐng)先的容量擴展至23億門。而Cadence也是首次在美國以外推出新品發(fā)布，其中包含的種種深意，也是值得好好探究一番…… 　　硬件仿真平臺發(fā)展的深意　　隨著芯片設(shè)計的復(fù)雜度越來越高，驗證工程師已經(jīng)不能高效地使用傳統(tǒng)RT
關(guān)鍵字： Cadence IP

Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(納斯達克股票代碼：CDNS)日前宣布可提供業(yè)界首款支持全新HDMI 2.0規(guī)范的驗證IP(VIP)。這款VIP使設(shè)計師們可以快速徹底地驗證其片上系統(tǒng)(SoC)是否符合HDMI 2.0規(guī)范，從而加速批量生產(chǎn)的準(zhǔn)備時間。
關(guān)鍵字： Cadence HDMI

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)3D堆疊

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ：CDNS)日前宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設(shè)計上進行了驗證，可實現(xiàn)多塊模的整合。
關(guān)鍵字： Cadence 臺積 3D-IC

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

　　? 新參考流程增強了CoWoSTM (chip-on-wafer-on-substrate)芯片設(shè)計　　? 使用帶3D堆疊的邏輯搭載存儲器進行過流程驗證　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ：CDNS)今天宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設(shè)計上進行了驗證，可實現(xiàn)多塊模的整合。它將臺積電的3D堆疊技術(shù)和Cadence?3D-IC解決方案相結(jié)合，包
關(guān)鍵字： Cadence 3D-IC

Cadence混合信號流程幫助Silicon將新MCU功耗縮減一半

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)日前宣布，Silicon Labs采用完整的Cadence? 混合信號低功耗設(shè)計流程，使其最新款節(jié)能型基于ARM? 微控制器單元(MCU)的功耗大幅降低了50%。
關(guān)鍵字： Cadence MCU

Cadence發(fā)表新一代驗證運算平臺

　　為了讓半導(dǎo)體與系統(tǒng)制造廠商加快產(chǎn)品上市速度，益華電腦(Cadence Design Systems)發(fā)表Palladium XP II 驗證運算平臺，作為強化系統(tǒng)開發(fā)套裝不可或缺的一環(huán)，大幅加速軟硬體驗證。　　Palladium XP II 平臺建立在屢獲獎項肯定的 Palladium XP 仿真技術(shù)基礎(chǔ)之上，提升驗證效能達50%，并擴展容量達23億邏輯閘。由于更低的功耗與更高的閘道密度，現(xiàn)在客戶能夠以更小的面積承載更大的資料量。Cadence益華電腦也擴大支援8種全新行動與消費性通訊協(xié)定，加速模
關(guān)鍵字： Cadence 驗證運算平臺

Cadence推出Palladium XP II 驗證平臺和系統(tǒng)開發(fā)增強套件

為了進一步縮短半導(dǎo)體和系統(tǒng)制造商的產(chǎn)品上市時間，全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計系統(tǒng)公司 (NASDAQ:CDNS) 日前推出 Palladium? XP II 驗證計算平臺，它作為系統(tǒng)開發(fā)增強套件的一部分，可顯著加快硬件和軟件聯(lián)合驗證的時間。
關(guān)鍵字： Cadence 嵌入式 201310

ARM收購Cadence顯示器IP

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)與頂尖半導(dǎo)體IP供應(yīng)商ARM聯(lián)合宣布，雙方已經(jīng)簽署最終協(xié)議，Cadence同意出售PANTA顯示控制器內(nèi)核，并將技術(shù)轉(zhuǎn)讓給ARM。這份協(xié)議促進了雙方的長期生態(tài)系統(tǒng)合作，也強化了雙方的技術(shù)聯(lián)盟。
關(guān)鍵字： ARM Cadence 顯示器

Mellanox選擇Cadence縮短互聯(lián)產(chǎn)品開發(fā)時間

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)日前宣布Mellanox Technologies 選擇Cadence? Palladium? XP Verification Computing Platform 用于其領(lǐng)先的服務(wù)器和存儲產(chǎn)品的開發(fā)，該公司是高性能、端到端互聯(lián)解決方案領(lǐng)先供應(yīng)商，其產(chǎn)品用于數(shù)據(jù)中心服務(wù)器和存儲系統(tǒng)。
關(guān)鍵字： Cadence Mellanox Palladium

Renesas獲得Cadence Tensilica ConnX D2 DSP授權(quán)

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)日前宣布，Renesas Electronics Corporation已獲得Tensilica ConnX D2 DSP(數(shù)字信號處理器)的授權(quán)，用于設(shè)計面向物聯(lián)網(wǎng) (IoT) 應(yīng)用領(lǐng)域的下一代芯片。
關(guān)鍵字： Renesas Cadence DSP

中芯國際采用Cadence數(shù)字流程新增高級功能

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS) 與中芯國際集成電路制造有限公司(“中芯國際”，紐約證券交易所：SMI ，香港聯(lián)交所：981)，中國內(nèi)地規(guī)模最大、技術(shù)最先進的集成電路晶圓代工企業(yè)，日前共同宣布中芯國際已采用Cadence? 數(shù)字工具流程，應(yīng)用于其新款SMIC Reference Flow 5.1，一款為低功耗設(shè)計的完整的RTL-GDSII 數(shù)字流程。
關(guān)鍵字：中芯國際 Cadence 晶圓

共372條 11/25 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|

cadence介紹

EDA仿真軟件Cadence -------------------------------------------------------------------------------- Cadence Design Systems Inc.是全球最大的電子設(shè)計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設(shè)計服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo) [ 查看詳細 ]

cadence相關(guān)帖子

配置Cadence符合自己的使用習(xí)慣——.cdsinit和.cdsenv文件的妙用
2017年初版Cadence全套新版EDA工具技術(shù)特性特點分析
各位大俠，cadence的安裝系統(tǒng)用中國自產(chǎn)linux可以嗎？
各位大俠，cadence的安裝版本最新版到幾點幾了？
[經(jīng)驗]Cadence完全學(xué)習(xí)手冊
自動加載CadenceToolbox功能組件
PCB設(shè)計布線：關(guān)于CadenceAllegro的問答
Cadence原理圖設(shè)計快捷鍵總結(jié)

cadence資料下載

編程技術(shù)_Cadence 電路圖設(shè)計百例
Cadence畫PCB傻瓜式教程
國內(nèi)三大主流EDA軟件（Cadence、PADS、AD）的對比
Cadence Allegro 16.5 PCB軟件使用教程培訓(xùn)資料免費下載
cadence中文教程
Cadence經(jīng)典書籍電子書匯總
cadence PCB的圖文教程
Cadence Allegro16.5 軟件下載

日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

cadence 文章最新資訊

Cadence推出業(yè)界首款支持DTS Neural Surround的IP核解決方案

Cadence詮釋最近策略及中國業(yè)務(wù)

EDA業(yè)的未來十年

Cadence FSP:FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具介紹

二代提速硬件仿真關(guān)注功耗/速度優(yōu)勢IP公司

Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)3D堆疊

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

Cadence混合信號流程幫助Silicon將新MCU功耗縮減一半

Cadence發(fā)表新一代驗證運算平臺

Cadence推出Palladium XP II 驗證平臺和系統(tǒng)開發(fā)增強套件

ARM收購Cadence顯示器IP

Mellanox選擇Cadence縮短互聯(lián)產(chǎn)品開發(fā)時間

Renesas獲得Cadence Tensilica ConnX D2 DSP授權(quán)

中芯國際采用Cadence數(shù)字流程新增高級功能

cadence介紹

cadence相關(guān)帖子

cadence資料下載

cadence視頻

cadence專欄文章

相關(guān)主題

熱門主題

cadence 文章 最新資訊

cadence介紹

cadence相關(guān)帖子

cadence資料下載

cadence視頻

cadence專欄文章

相關(guān)主題

熱門主題

cadence 文章最新資訊