高速低噪聲比較器 文章 最新資訊
基于線性提升和高速低噪聲比較器技術的10 bit 160 MSPS SAR ADC設計
- 基于采樣管p阱浮空技術用于寄生電容電荷補償，實現采樣開關高線性度。使串聯的兩個寄生電容的容值變化方向相反，從而實現了容值的相互補償，使輸入管的寄生電容容值不隨輸入信號幅度變化，相較傳統(tǒng)技術，采樣開關的線性度得到進一步提高。另一方面，提出了一種高速低噪聲動態(tài)比較器技術，減小了MOS管的導通電阻，增加了比較器速度，通過襯底自舉技術，使比較器輸入管的閾值電壓明顯降低，跨導增加，從而降低了比較器的等效輸入噪聲，解決了動態(tài)比較器速度和噪聲之間必須進行折中的技術難點。
- 關鍵字： 10 bit 160 MSPS 采樣管p阱浮空技術 高速低噪聲比較器 202112
| 共1條 1/1 1 |
高速低噪聲比較器介紹
您好，目前還沒有人創(chuàng)建詞條高速低噪聲比較器!
歡迎您創(chuàng)建該詞條，闡述對高速低噪聲比較器的理解，并與今后在此搜索高速低噪聲比較器的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對高速低噪聲比較器的理解，并與今后在此搜索高速低噪聲比較器的朋友們分享。 創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473