基于FPGA的計算機防視頻信息泄漏系統(tǒng)設計

• 　　假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機每個像素點的圖像信號經(jīng)過數(shù)字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當一幀圖像接收完畢時，內(nèi)部數(shù)據(jù)處理電路同時激發(fā)各像素點對應的微鏡運動，完成一幀圖像的顯示。DMD顯示器峰值數(shù)字驅(qū)動電壓不超過33.5V，電磁輻射很低，且各微鏡片同時驅(qū)動，形成相互干擾的向外輻射信號，解碼難度極大，從而使其成為無信息泄漏的顯示器。此時，視頻電纜的輻射在整個視頻通路
• 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  視頻信息  MCU和嵌入式微處理器