32位嵌入式CPU中系統(tǒng)控制協(xié)處理器的設(shè)計(jì)

• 摘  要：系統(tǒng)控制協(xié)處理器是MIPS體系結(jié)構(gòu)CPU中必需的一個(gè)單元模塊。它最主要的功能就是利用一系列特權(quán)寄存器記錄當(dāng)前CPU所處的狀態(tài)，負(fù)責(zé)異常/中斷處理，提供指令正常執(zhí)行所需的環(huán)境。本文論述了一個(gè)實(shí)現(xiàn)MIPS 4Kc指令集CPU中系統(tǒng)控制協(xié)處理器的設(shè)計(jì)，包括對(duì)特權(quán)寄存器寫(xiě)操作的實(shí)現(xiàn)，精確異常處理機(jī)制和全定制后端物理設(shè)計(jì)。關(guān)鍵詞：系統(tǒng)控制協(xié)處理器；精確異常處理；流水線；全定制     MIPS體系結(jié)構(gòu)中的系統(tǒng)控制協(xié)處理器簡(jiǎn)稱CP0，它提供指令正常執(zhí)行所需的環(huán)境，進(jìn)
• 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  系統(tǒng)控制協(xié)處理器  精確異常處理  流水線  嵌入式