基于FPGA的頻率特性測(cè)試儀的設(shè)計(jì)

• 為設(shè)計(jì)一款便攜式頻率特性測(cè)試儀，該系統(tǒng)以大規(guī)?？煽r程邏輯器件為實(shí)現(xiàn)載體，采用了基于FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案，以VHDL為設(shè)計(jì)語(yǔ)言，設(shè)計(jì)了包含掃頻信號(hào)源、測(cè)幅、測(cè)相及顯示等電路，系統(tǒng)經(jīng)峰值檢測(cè)和相位檢測(cè)分別完成了被測(cè)網(wǎng)絡(luò)的幅頻和相頻特性測(cè)量及曲線顯示，經(jīng)調(diào)試功能上能滿足大部分系統(tǒng)要求，對(duì)RC串并聯(lián)電路進(jìn)行測(cè)量誤差為0．4％；該系統(tǒng)具有探作簡(jiǎn)單、成本低廉、性能穩(wěn)定等特點(diǎn)，具有較強(qiáng)的實(shí)用價(jià)值與發(fā)展前景。
• 關(guān)鍵字： 頻率特性  現(xiàn)場(chǎng)可編程門陣列  直接數(shù)字頻率合成DDS  正弦信號(hào)