一種基于省時考慮的深亞微米VLSI的物理驗證方法

• 　　前言  　　超大規(guī)模集成電路設計進入到深亞微米工藝后，以時序驅動為主的開發(fā)方法使用更加普遍，面臨的新挑戰(zhàn)也隨之而來：為了可制造性而要面臨越來越多的金屬層密度問題和天線效應問題，同時面積減小了，但由于連線延時效應影響，給布局布線帶來了困難，以至于不得不根據(jù)布線后時序的結果回過頭重新調(diào)整時序約束以保證后面布線后滿足時序要求。這使得整個后端的時間進度壓力加大，尤其對物理驗證而言，作為后端設計人員將設計交給代工廠家前的最后一道程序，時間被壓縮的很緊。因此有必要提出一套成熟的物理驗證方法，來加快
• 關鍵字： 集成電路  深亞微米  物理驗證  天線