日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 流水線操作

          流水線操作 文章 最新資訊

          四種常用FPGA/CPLD設計思想與技巧之流水線操作

          四種常用FPGA/CPLD設計思想與技巧之串并轉換

          共2條 1/1 1

          流水線操作介紹

          與哈佛結構相關,DSP芯片廣泛采用流水線以減少指令執(zhí)行時間.從而增強了處理器的處理能力。要執(zhí)行一條DSP指令需要通過取指令、譯碼、取操作數(shù)和執(zhí)行等幾個階段、DSP的流水線是指它的幾個階段在程序執(zhí)行過程中是重疊的,即在執(zhí)行本條指令的同時,下面的3條指令也依次完成了取操作數(shù)、譯碼、取指令的操作。換句話說,在每個指令周期內。4條不同的指令處于激活狀態(tài).每條指令處于不同的階段。正是利用這種流水線機制、保證 [ 查看詳細 ]

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473