無雜散動(dòng)態(tài)范圍文章最新資訊

了解射頻系統(tǒng)中的動(dòng)態(tài)范圍和無雜散動(dòng)態(tài)范圍

學(xué)習(xí)計(jì)算電路動(dòng)態(tài)范圍和無雜散動(dòng)態(tài)范圍（SFDR）的上限和下限。在非常低的輸入功率下，電路的輸出不是確定性的——它是由電路的噪聲產(chǎn)生的，而不是對(duì)輸入信號(hào)的預(yù)期響應(yīng)。然而，隨著輸入信號(hào)電平的增加，電路變得越來越非線性。最終，輸出可能不再是輸入的忠實(shí)再現(xiàn)。動(dòng)態(tài)范圍和無雜散動(dòng)態(tài)范圍（SFDR）都表征了電路可以以可接受的質(zhì)量處理的功率電平范圍，這意味著輸出既是確定性的，也是輸入的可接受的線性副本。在本文中，我們將在射頻系統(tǒng)的背景下研究這兩個(gè)性能參數(shù)。更具體地說，我們將探討如何為這兩種規(guī)范確定輸入信號(hào)幅度的上限和下限
關(guān)鍵字：射頻系統(tǒng)，動(dòng)態(tài)范圍，無雜散動(dòng)態(tài)范圍

在本文中，我們研究了用于表征射頻測(cè)試和測(cè)量系統(tǒng)性能的兩個(gè)指標(biāo)。動(dòng)態(tài)范圍和無雜散動(dòng)態(tài)范圍（SFDR）的概念出現(xiàn)在多種工程環(huán)境中。盡管如此，許多EE可能并沒有完全掌握這些性能度量的重要性。在本文中，我們將研究如何在多個(gè)應(yīng)用程序中定義和使用動(dòng)態(tài)范圍和SFDR，并特別注意與向量網(wǎng)絡(luò)分析器（VNA）相關(guān)的方面。然而，我們首先來看一下模擬設(shè)計(jì)中的噪聲與線性的權(quán)衡。這種權(quán)衡限制了許多電路的動(dòng)態(tài)范圍；這也將有助于我們理解為什么動(dòng)態(tài)范圍和SFDR規(guī)范是重要的。模擬設(shè)計(jì)中的線性-噪聲權(quán)衡當(dāng)試圖改進(jìn)模擬電路的線性度時(shí)，我們面臨
關(guān)鍵字：動(dòng)態(tài)范圍無雜散動(dòng)態(tài)范圍 SFDR

摘要：數(shù)模轉(zhuǎn)換器（DAC）是片上集成系統(tǒng)（SoC）中的重要模塊。本文提出了一種應(yīng)用于SoC的高速高精度DAC設(shè)計(jì)。該設(shè)計(jì)使用電流驅(qū)動(dòng)型結(jié)構(gòu)，在SMIC 0.18μm CMOS工藝下實(shí)現(xiàn)，其分辨率為10位，最高采樣率可達(dá)到300MS/s。在采樣率為200MS/s，輸入信號(hào)為20.8MHz時(shí)，DAC的無雜散動(dòng)態(tài)范圍（SFDR）可達(dá)到66.27dB，此時(shí)DAC總功耗僅為22.7mW。關(guān)鍵詞：數(shù)模轉(zhuǎn)換器；片上集成系統(tǒng)；無雜散動(dòng)態(tài)范圍；高速　　1 引言　　片上集成系統(tǒng)（SoC）是集
關(guān)鍵字： SoC DAC 數(shù)模轉(zhuǎn)換器片上集成系統(tǒng) 無雜散動(dòng)態(tài)范圍高速

共3條 1/1 1

您好，目前還沒有人創(chuàng)建詞條無雜散動(dòng)態(tài)范圍!
歡迎您創(chuàng)建該詞條，闡述對(duì)無雜散動(dòng)態(tài)范圍的理解，并與今后在此搜索無雜散動(dòng)態(tài)范圍的朋友們分享。創(chuàng)建詞條