引 言 
      多年來，圍繞著單片機應用系統(tǒng)的抗干擾技術以及其受干擾后的自我恢復，在硬件和軟件等方面積累了多種方法。 

      這些方法相互結合，配合使用，有效地提高了系統(tǒng)的可靠性與抗干擾性。

      看門狗(Watch Dog Timer，簡稱為WDT)技術就是最常見的抗干擾技術。看門狗WDT有硬件看門狗和軟件看門狗之分，無論是硬件看門狗還是軟件看門狗實際上都是一個可清零的定時計數(shù)器。如果該定時計數(shù)器用MCU芯片外部電路實現(xiàn)，則為硬件看門狗，如果該定時計數(shù)器用MCU芯片內(nèi)部定時器／計數(shù)器實現(xiàn)，則稱為軟件看門狗。

       本文介紹硬件看門狗技術，并給出了實用的基于CD4060的硬件看門狗電路。

       1 硬件看門狗電路及其工作原理

       基于CD4060的硬件看門狗電路如圖1所示，它是針對工程項目所設計的一個實用電路，并且該電路實際使用情況良好。下面介紹電路的組成及其工作原理。 

 

       看門狗電路由14位二進制計數(shù)器CD4060和三極管VT1、VT2等組成。

       單片機AT89C51的P1.7口設計成輸出口，由AT89C51的CPU向看門狗電路發(fā)送喂狗信號——正脈沖，在兩個正脈沖間隔內(nèi)，P1.7保持為低電平(此功能要結合軟件才能實現(xiàn)，相應的軟件設計在下面介紹)。我們知道，單片機AT89C51的I／O口帶灌電流負載的能力比較大，每個引腳低電平時的吸入電流為20 mA，帶拉電流負載的能力卻很小，實測情況是，每個引腳高電平時的輸出電流僅25μA，現(xiàn)在P1.7口被設計成帶拉電流負載的方式，為了提高P1.7口帶拉電流負載的能力，所以，電路中設置了上拉電阻R3。

      14位二進制計數(shù)器CD4060的計數(shù)脈沖由其內(nèi)部振蕩器和外接阻容元件R1、R2、C1組成的電路產(chǎn)生，振蕩周期為

      T0SC=2.2 塵埃粒子計數(shù)器相關文章:塵埃粒子計數(shù)器原理