超寬帶（UWB）定位系統(tǒng)發(fā)射機(jī)基帶的系統(tǒng)設(shè)計(jì)，功能模塊分解、硬件實(shí)現(xiàn)

作者：時間：2014-07-03 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

本文引用地址：http://yuyingmama.com.cn/article/259385.htm

第4章基帶系統(tǒng)各模塊的實(shí)現(xiàn)及測試

4.1各個模塊的實(shí)現(xiàn)

4.1.1時鐘產(chǎn)生單元

整個發(fā)射機(jī)基帶數(shù)字處理系統(tǒng)工作時一共需要四個不同頻率的時鐘，時鐘生成單元通過一個DCM和一個8分頻的計(jì)數(shù)器使用外部輸入時鐘生成需要的所有時鐘。時鐘生成模塊的端口定義如表4. 1所示，模塊框圖如圖4.2所示。

表4.1 時鐘生成模塊的端口定義

端口名	位寬	輸入/輸出	說明
CLK_IN	1	輸入	外部輸入時鐘
CLK_RST	1	輸入	復(fù)位接口，接全局復(fù)位信號
MAC_CLK	1	輸出	MAC層時鐘
DIN_CLK	1	輸出	物理層時鐘
CB_CLK	1	輸出	信道編碼后輸出數(shù)據(jù)時鐘，根據(jù)編碼方式不同而不同
SYS_CLK_D	1	輸出	QPSK調(diào)制后輸出數(shù)據(jù)時鐘，1/2倍的CB_CLK
LOCKED	1	輸出	時鐘輸出有效信號

圖4.2 時鐘產(chǎn)生模塊框圖

由于本論文采用的是3/4編碼速率，因此，CB_CLK時鐘頻率為DIN_CLK的4/3倍。對整個模塊進(jìn)行布局布線后仿真，仿真結(jié)果如圖4.3所示

圖4.3時鐘產(chǎn)生模塊仿真結(jié)果

將時鐘生成模塊下載到目標(biāo)器件后，使用在線片內(nèi)信號分析儀ChipScope 觀察得到的波形如圖4.4所示，由于ChipScope采樣觀測信號所用的時鐘設(shè)定為時鐘模塊頻率最高的CB_CLK,對于頻率為CB_CLK3/4倍的DIN_CLK采樣結(jié)果有較大的偏差，而對于MAC_CLK與CB_CLK也不是整數(shù)倍關(guān)系，因此也達(dá)不到占空比相等的脈沖顯示。