日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > LVDS的接口電路設計

          LVDS的接口電路設計

          作者: 時間:2013-06-26 來源:網(wǎng)絡 收藏

          4. 2 LVPECL 到的互連

            4. 2. 1 直流耦合。

            和LVPECL間的直流耦合要有一個轉(zhuǎn)移網(wǎng)絡,如圖2所示。首先LVPECL 輸出阻抗最佳是50Ω;另外, LVPECL 電路經(jīng)過衰減網(wǎng)絡的輸出信號要在的輸入范圍內(nèi)。下面的公式可以得到電阻的值。

          圖2 LVPECL 和LVDS間的直流耦合

            把VCC = 3. 3 V代入(1)式,得R1 = 182Ω, R2= 47. 5Ω, R3 = 47. 5 Ω,另外VA = 1. 13 V, RAC =51. 5Ω, RDC = 62. 4Ω , Gain = 0. 337.若當使用該網(wǎng)絡連接LVPECL 的輸出端和LVDS的輸入端時,那么測量的共模電壓VA = 2. 1 V, VB =1. 06 V.假定LVPECL 的差分輸出最小是930mV,那么LVDS輸入端的最小電壓就是313 mV,滿足了LVDS 的輸入條件。另一方面, 如果LVPECL的差分輸出最大是1. 9 V,那么LVDS輸入端的最大電壓就是640 mV,同樣滿足LVDS的輸入規(guī)范。

            4. 2. 2 交流耦合。

            LVPECL 和LVDS間的交流耦合的電路如圖3所示。

          圖3 LVPECL 和LVDS間的交流耦合電路

            LVPECL輸出通過直流偏置電阻R (142Ω~200Ω )接地。50 Ω 的串聯(lián)電阻來減弱LVPECL的輸出電壓來滿足LVDS的輸入要求。在LVDS輸入端每端接1個5. 0 kΩ的電阻到地用來減弱共模電壓。



          關(guān)鍵詞: LVDS 傳輸速率 差分信號

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉