日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 模數(shù)轉(zhuǎn)換器(ADC)不同類型數(shù)字輸出深解

          模數(shù)轉(zhuǎn)換器(ADC)不同類型數(shù)字輸出深解

          作者: 時間:2013-01-27 來源:網(wǎng)絡(luò) 收藏
          出數(shù)的更高效接口。例如,對于一個四通道14位ADC,光數(shù)據(jù)位就需要60個輸出引腳。如果采用DDR(雙倍數(shù)據(jù)速率)LVDS輸出接口,同樣的四通道ADC只需要32個輸出引腳;JESD204 CML輸出則只需要6個輸出引腳。不僅引腳數(shù)量,數(shù)據(jù)速率和功耗要求也會成為問題。當(dāng)CMOS接口的數(shù)據(jù)傳輸速率提高時,功耗隨之增加,功耗限制最終會使數(shù)據(jù)速率達到一定的上限后就不能再提高。與此同時,噪聲也會成為問題。與LVDS和CML所用的差分信號相比,CMOS等所用的單端信號更易受噪聲和接地反彈影響。同樣,隨著速度和分辨率進一步提高,LVDS也會變得不堪使用。這時,使用CML驅(qū)動器更合乎道理,因為它能支持高得多的數(shù)據(jù)速率。由于能夠支持更高的數(shù)據(jù)速率,所以數(shù)據(jù)可以實現(xiàn)串行化,從而減少所需的輸出驅(qū)動器數(shù)量。

          結(jié)束語

          目前ADC采用的三類主要各有優(yōu)劣。考慮采用CMOS、LVDS或CML輸出驅(qū)動器的ADC時,必須注意這些優(yōu)缺點。設(shè)計系統(tǒng)時,每類驅(qū)動器都有必須特別重視的品質(zhì)和要求,以便確保接收器件(FPGA或ASIC等)能夠正確捕捉到ADC數(shù)據(jù)。必須了解需要驅(qū)動的負載,使用適當(dāng)?shù)亩私樱槍DC所用的不同類型采用適當(dāng)?shù)牟季植季€技術(shù)。隨著ADC速度和分辨率的提高,相應(yīng)的輸出數(shù)據(jù)速率也會提高,通常會予以串行化以獲得更高的吞吐速率。這種情況下,適當(dāng)設(shè)計系統(tǒng)并采用最佳布局布線技術(shù)變得更加重要。


          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉