從上述的代碼可以看出，基本的可變模計(jì)數(shù)器的功能單一。仿真驗(yàn)證則表明在進(jìn)行模值變換時(shí)，基本的可變模計(jì)數(shù)器存在一些功能上的缺陷：計(jì)數(shù)器若是由較小的模值變化為較大的模值時(shí)，能正常的進(jìn)行變模計(jì)數(shù)；但當(dāng)其由較大的模值變化為較小的模值，則可能出現(xiàn)計(jì)數(shù)失控，如圖2所示，圖中顯示了當(dāng)模值由12變換為7時(shí)，即發(fā)生了計(jì)數(shù)失控。失控的原因是大于當(dāng)模值由12變換為7時(shí)，計(jì)數(shù)輸出為q為11，大于當(dāng)前模值7的計(jì)數(shù)最大值6，由此產(chǎn)生了計(jì)數(shù)失控。

　　2 改進(jìn)的多功能可變模計(jì)數(shù)器

　　為了克服上述基本可變模計(jì)數(shù)器的缺陷，并增加更多的控制功能，在此設(shè)計(jì)了一種改進(jìn)的多功能可變模計(jì)數(shù)器，具有清零、置數(shù)、使能控制、可逆計(jì)數(shù)和可變模功能。其電路符號(hào)如圖3所示，clk為時(shí)鐘脈沖輸入端，m為模值輸入端，clr為清零控制端，s為置數(shù)控制端，d為置數(shù)輸入端，en為使能控制端，updn為計(jì)數(shù)方向控制端，q為計(jì)數(shù)輸出端，co為進(jìn)位輸出端。

　　這里所設(shè)計(jì)的多功能可變模計(jì)數(shù)器的VHDL代碼如下所示：

LIBRARY IEEE；