日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 利用IBIS模型研究信號完整性問題

          利用IBIS模型研究信號完整性問題

          作者: 時間:2012-10-29 來源:網(wǎng)絡(luò) 收藏
          rmal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  傳輸線一經(jīng)定義,下一個步驟便是確定電路布局代表集總式系統(tǒng)還是分布式系統(tǒng)。一般而言,集總式系統(tǒng)體積較小,而分布式電路則要求更多的板空間。小型電路具備有效的長度 (LENGTH),其在信號方面比最快速電氣特性要小。要成為合格的集總式系統(tǒng),PCB 上的電路必須要滿足如下要求:

            

          利用IBIS模型研究信號完整性問題

          (5)

            其中,tRise 為以秒為單位的上升時間。

            在 PCB 上實施一個集總式電路以后,端接策略便不是問題了。根本上而言,我們假設(shè)傳送至傳輸導(dǎo)線中的驅(qū)動器信號瞬間到達(dá)接收機(jī)。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: IBIS 模型研究 信號完整性

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉