日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > ADI實(shí)驗(yàn)室電路:完整的HART兼容型4mA至20mA解決方案(一)

          ADI實(shí)驗(yàn)室電路:完整的HART兼容型4mA至20mA解決方案(一)

          作者: 時(shí)間:2013-12-14 來(lái)源:網(wǎng)絡(luò) 收藏
          接至AVDD的電容可用于抵消濾波器輸出端因壓擺時(shí)間過快而導(dǎo)致的峰值電壓增加。然而,選擇此值時(shí)必須小心,因?yàn)樗鼤?huì)影響“確定外部元件值”部分討論的低通濾波器截止頻率。

          圖10顯示了壓擺率控制設(shè)置改為SR時(shí)鐘= 5、SR階躍= 2且C1電容值保持4.7 nF不變的結(jié)果。這樣,轉(zhuǎn)換時(shí)間就會(huì)在240 ms左右。濾波器輸出端的峰值幅度可通過增加C1值、配置更慢的壓擺率或通過兩者的組合來(lái)進(jìn)一步降低。

          ADI實(shí)驗(yàn)室電路:完整的HART兼容型4mA至20mA解決方案(一)

          圖10. AD5422輸出(通道1)和HART濾波器輸出(通道2),SR時(shí)鐘= 5,SR階躍= 2,C1 = 4.7 nF,C2 = NC


          上一頁(yè) 1 2 3 4 下一頁(yè)

          評(píng)論


          推薦視頻

          更多>>

          技術(shù)專區(qū)

          關(guān)閉