Cadence Design Systems 開發(fā)了一種動態(tài)功率分析（DPA）應(yīng)用程序，該應(yīng)用程序可以擴展到具有超過 400 億個門的芯片設(shè)計，例如 Nvidia 最新的 Rubin GPU。

DPA 在 Palladium Z3 模擬器上運行，以在幾小時內(nèi)以 97%的精度評估設(shè)計在數(shù)十億個周期內(nèi)的動態(tài)功耗。

功率分析是 AI 芯片（如 Nvidia 的 Blackwell 和 Rubin GPU）的主要挑戰(zhàn)之一。不同的 AI 工作負載在不同時間對芯片設(shè)計的不同部分造成壓力，因此在進行芯片提交到硅之前，盡可能多地跨周期進行全面芯片分析至關(guān)重要。

早期對芯片功耗的建模使工程師能夠在避免因功率網(wǎng)絡(luò)過大或過小而導(dǎo)致的延誤的同時提高能源效率。

本周有報道稱，英偉達的下一代 Rubin 芯片 需要重新流片。該芯片于 6 月在臺積電的 N3P 高性能 3 納米工藝上完成流片。現(xiàn)在報道說需要進行額外的流片以提升性能以匹配 AMD 計劃中的競爭對手處理器，這表明需要重新設(shè)計底層硅片設(shè)計，而不是金屬層。

“我們認為 Rubin 可能會延遲，”富邦金融的分析師 Shang Shuerman 在一篇研究報告中表示?！癛ubin 的第一版已經(jīng)在 6 月底完成流片，但英偉達現(xiàn)在正在重新設(shè)計芯片以更好地匹配 AMD 即將推出的 MI450?！?/p>

擬于9月底進行流片將把首批樣品推遲到2026年，但這仍將使英偉達按照原計劃在明年年底前發(fā)貨。該公司表示其開發(fā)進展順利。

“我們預(yù)計下一次流片計劃將在 9 月底或 10 月，根據(jù)流片計劃，Rubin 芯片在 2026 年的產(chǎn)量將有限，”尚先生說。

DPA 功耗應(yīng)用程序與 Cadence Palladium Z3 企業(yè)仿真平臺協(xié)同工作，該平臺基于一組定制仿真處理器。這組處理器可以仿真高達 480 億門的芯片的 RTL 和門級設(shè)計。這為芯片級功耗估算提供了支持，以識別峰值并在長時間處理中計算平均值，使設(shè)計人員能夠在功耗和性能之間進行平衡。

這尤其重要，因為預(yù)期 Rubin GPU 芯片在未優(yōu)化的 N3P 工藝上功耗將達到約 700W。帶有 HBM4 內(nèi)存的多芯片 Rubin 預(yù)計將達到 1.8kW，而四芯片 Rubin Ultra 預(yù)計將達到 3.6kW。這突出了在相同的散熱封裝內(nèi)提供更多性能的挑戰(zhàn)，這也是為什么功耗分析合作如此關(guān)鍵。

功率分析對于在 TSMC 系統(tǒng)集成芯片（SoIC）工藝上使用襯底封裝設(shè)備也至關(guān)重要，而不是當(dāng)前 Blackwell GPU 使用的晶圓上襯底工藝的 CoWoS 芯片。

Cadence 早在 2016 年就在 Z1 上首次實現(xiàn)了 DPA 應(yīng)用程序，在需要分析人工智能芯片之前很久。DPA 支持通用電源格式（CPF）和 IEEE 1801 電源格式。

該模擬器于 2024 年底推出，使用 Nvidia BlueField 數(shù)據(jù)處理單元（DPU）和量子 Infiniband 互連系統(tǒng)連接到基于 AMD Ultrascale FPGAs 的 Protium X3 FPGA 原型系統(tǒng)。FPGAs 運行設(shè)計合成的 RTL，以允許軟件在硅片可用之前在設(shè)計上運行。

“Nvidia 多年來一直利用 Cadence Palladium 模擬器進行我們的早期軟件開發(fā)、硬件-軟件驗證和調(diào)試任務(wù)，”Nvidia 硬件工程副總裁 Narendra Konda 表示。

“Cadence 和 NVIDIA 正在基于我們長期合作中引入變革性技術(shù)的悠久歷史，” Cadence 企業(yè)副總裁兼總經(jīng)理 Dhiraj Goswami 表示?！斑@個項目重新定義了界限，在兩到三小時內(nèi)處理數(shù)十億個周期。這使客戶能夠自信地滿足激進的性能和功耗目標(biāo)，并加速他們的硅片上市時間?！?/p>